存储器决策反馈均衡器制造技术

本公开涉及一种存储器决策反馈均衡器。一种装置(10)包含经配置成接收输入信号的解码器(204、365)。所述解码器(204、365)经配置成还基于所述输入信号输出控制信号。所述装置(10)进一步包含均衡器(202、292、356、358、434、436、448、450)，其经配置成作为数据流的一部分接收失真位，接收所述控制信号，基于所述控制信号选择失真校正因子，将所述失真校正因子应用于所述失真位以抵消所述数据流中对失真输入数据的符号间干扰，以产生所述失真位的经修改值，且基于所述失真位的所述经修改值来产生经校正位。

【技术实现步骤摘要】
存储器决策反馈均衡器分案申请信息本申请是申请日为2018年6月27日、申请号为“201880044029.6”、专利技术名称为“存储器决策反馈均衡器”的专利技术专利申请的分案申请。
本专利技术的实施例大体上涉及半导体存储器装置的领域。更具体地，本专利技术的实施例涉及使用半导体存储器装置的决策反馈均衡器(DFE)电路来校正所传输信号的失真。
技术介绍
存储器装置的操作速率，包含存储器装置的数据速率，已经随着时间而增加。作为存储器装置的速度增加的副作用，由于失真所致的数据错误可能增加。举例来说，可能出现所传输数据之间的符号间干扰，因此先前接收到的数据影响当前所接收数据(例如，先前接收到的数据影响且干扰随后所接收的数据)。校正此干扰的一个方式是通过使用决策反馈均衡器(DFE)电路，其可经编程以抵消(即，撤销、减轻或抵消)通道对所传输数据的影响。另外，校正所传输的信号的失真仍旧很重要。然而，常规失真校正技术可能不会充分地校正信号的失真。由常规失真校正技术的缓慢过程产生的误差对最终数据造成额外失真，由此降低在存储器装置内传输的数据本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n多个开关的子集，其经配置以发送校正参考电压，所述校正参考电压产生自响应于激活所述多个开关的所述子集的多个控制信号而发送的多个校正电压的组合；以及/n锁存器，其经配置以：/n从所述多个开关的所述子集中接收所述校正参考电压，并从数据通道接收失真位；以及/n至少部分地通过将所述失真位与所述校正参考电压进行比较来产生校正位。/n

【技术特征摘要】
20170926 US 15/716,1621.一种装置，包括：
多个开关的子集，其经配置以发送校正参考电压，所述校正参考电压产生自响应于激活所述多个开关的所述子集的多个控制信号而发送的多个校正电压的组合；以及
锁存器，其经配置以：
从所述多个开关的所述子集中接收所述校正参考电压，并从数据通道接收失真位；以及
至少部分地通过将所述失真位与所述校正参考电压进行比较来产生校正位。


2.根据权利要求1所述的装置，其中产生所述校正位补偿影响所述失真位的值的符号间干扰。


3.根据权利要求1所述的装置，其包括解码器，所述解码器经配置以：
接收一或多个先前传输的位；
产生表示所述一或多个先前传输的位的解码值；和
将所述解码值发送到所述多个开关。


4.根据权利要求3所述的装置，其中所述多个开关包括两个开关，所述两个开关用于由所述一或多个先前传输的位所表示的每一个二进制状态。


5.根据权利要求1所述的装置，其中所述多个开关包括两个开关，所述两个开关用于作为所述控制信号而传输到所述多个开关的一或多个先前传输的位中的每一位。


6.根据权利要求1所述的装置，其中当所述失真位的电压值大于或等于所述校正参考电压时，所述校正位包括逻辑高值。


7.根据权利要求1所述的装置，其中当所述失真位的电压值小于所述校正参考电压时，所述校正位包括逻辑低值。


8.根据权利要求1所述的装置，其中在所述锁存器接收所述失真位之前产生所述多个校正电压。


9.根据权利要求1所述的装置，其中在所述锁存器接收到所述失真位的至少一个时钟周期之后，所述锁存器产生所述校正位。


10.一种方法，包括：
接收失真位；
接收先前传输的位；
响应于接收到所述先前传输的位，选择失真校正因子；以及
将所述失真校正因子应用于所述失真位以生成校正位。


11...

【专利技术属性】
技术研发人员：J·E·泰勒，R·斯里拉曼尼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US