MOS晶体管特征提取方法、装置、介质及电子设备制造方法及图纸

本发明专利技术实施例提供了一种MOS晶体管特征提取方法、装置、介质及电子设备，涉及半导体器件测试技术领域，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，特征提取方法包括：获取所述导线的布线电阻；获取所述MOS晶体管的第一掺杂区的扩散电阻；根据所述布线电阻和所述扩散电阻获取所述MOS晶体管的第一掺杂区等效电阻系数；将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型，以进行仿真计算。本发明专利技术的技术方案根据布线电阻和扩散电阻获取第一掺杂区等效电阻系数，并将该第一掺杂区等效电阻系数加入MOS晶体管模型，以模拟MOS晶体管的寄生电阻，从而可以得到更加精确的仿真结果。

【技术实现步骤摘要】
MOS晶体管特征提取方法、装置、介质及电子设备
本专利技术涉及半导体器件测试
，具体而言，涉及一种MOS晶体管特征提取方法、装置、计算机可读存储介质及电子设备。
技术介绍
随着半导体器件制造技术的飞速发展，在半导体集成电路中应用有大量的MOS晶体管(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)。半导体集成电路的设计需要准确地获得每个MOS晶体管电流电压特性。用户根据单个MOS晶体管的电流电压特性计算整个电路的性能、功耗等参数。因此在仿真模型的建立过程中，准确反映MOS晶体管电压-电流特性是非常重要的。在半导体工艺中，testkey指在晶圆加工中为了监测工艺或为了提取元器件特性而设置在晶圆固定位置上的测试单元。在建立仿真模型时，设计tesktkey要用到的尺寸较多，为了节省面积，经常需要将MOS晶体管进行共栅和共源连接。如图1所示的电路中，第一MOS晶体管MOS1、第二MOS晶体管MOS2、第三MOS晶体管MOS3及第四MOS晶体管MOS4四本文档来自技高网...

【技术保护点】
1.一种MOS晶体管特性提取方法，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，其特征在于，包括：/n获取所述导线的布线电阻；/n获取所述MOS晶体管的第一掺杂区的扩散电阻；/n根据所述布线电阻和所述扩散电阻获取所述MOS晶体管的第一掺杂区等效电阻系数；/n将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型，以进行仿真计算。/n

【技术特征摘要】
1.一种MOS晶体管特性提取方法，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，其特征在于，包括：
获取所述导线的布线电阻；
获取所述MOS晶体管的第一掺杂区的扩散电阻；
根据所述布线电阻和所述扩散电阻获取所述MOS晶体管的第一掺杂区等效电阻系数；
将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型，以进行仿真计算。


2.根据权利要求1所述的方法，其特征在于，获取所述导线的布线电阻包括：
获取所述导线的长度和宽度；
获取所述导线的方块电阻；
根据所述导线的长度、所述导线的宽度和所述导线的方块电阻获取所述布线电阻。


3.根据权利要求1所述的方法，其特征在于，获取所述MOS晶体管的第一掺杂区的扩散电阻包括：
获取所述MOS晶体管的第一掺杂区的中心到所述MOS晶体管的栅极的边缘的距离；
获取所述MOS晶体管的宽度和所述第一掺杂区的方块电阻；
根据所述距离、所述MOS晶体管的宽度和所述第一掺杂区的方块电阻获取所述扩散电阻。


4.根据权利要求1所述的方法，其特征在于，所述第一掺杂区为源极，所述MOS晶体管包括第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管的源极和所述第二MOS晶体管的源极均与所述第一引出焊盘电连接；所述第一MOS晶体管的栅极和所述第二MOS晶体管的栅极均与第二引出焊盘电连接。


5.根据权利要求4所述的方法，其特征在于，所述MOS晶体管的第二掺杂区为漏极，将所述第一掺杂区等效电阻系数加入预先建立的MOS晶体管模型之后，所述方法还包括：
向所述MOS晶体管施加栅极电压、源极电压、漏极电压；
获取所述MOS晶体管的漏极电流；
根据所述漏极电流和所述晶体管模型来获取所述MOS晶体管的电压-电流特性。


6.根据权利要求1所述的方法，其特征在于，所述第一掺杂区等效电阻系数为所述布线电阻和所述扩散电阻之和与所述第一掺杂区方块电阻的倍数。


7.一种MOS晶体管仿真装置，所述MOS晶体管的第一掺杂区通过导线与第一引出焊盘电连接，其特征在于，包括：
布线电阻获取单元，用于获取所述导线的布线电阻；
扩散电阻获取单元，用于获取所述MOS晶体管的第一...

【专利技术属性】
技术研发人员：杨俊，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34