用于调节数字处理部件供电电平的装置以及操作此装置的方法制造方法及图纸

本发明专利技术公开了调节有可变工作频率数字处理部件（１００）的供电电平（ＶＤＤ）的控制电路（１２５）。此控制电路（１２５）由Ｎ个延时元件（２０１）和电源功率调节电路（２１０、２１５、２２０）组成。Ｎ个延时元件（２０１）是通过串联连接的。每个元件都有一个由ＶＤＤ值测定的延时Ｄ。这样施加到首个延时元件（２０１Ａ）输入端的时钟脉冲会通过Ｎ个延时元件（２０１Ｎ）相继传送。电源功率调节电路（２１０、２１５、２２０）可以调节ＶＤＤ，并且可以用来（ｉ）监测至少Ｋ延时元件（２０１）和Ｋ＋１延时元件（２０１）的输出，（ｉｉ）测定时钟脉冲已经到达Ｋ延时元件（２０１）的输出，但还没有到达Ｋ＋１延时元件（２０１）的输出，以及（ｉｉｉ）产生一个可以调节ＶＤＤ响应的控制信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总的是指向低功耗集成电路，特别是指向用于调节数字处理部件供电功率电平的装置以及操作此装置的方法。
技术介绍
最近几年，在集成电路(IC)的速度、功率以及复杂程度方面已经有了很大的进步。例如专用集成电路(ASIC)芯片，中央处理器(CPU)芯片，数字信号处理器(DSP)芯片等。这些进步使得开发另一些设备中的单一芯片上的系统(SOC)的装置成为可能。SOC装置将所有的(或者几乎所有的)复杂的电子系统集成到单一芯片中，诸如无线接收装置(如，蜂窝电话、电视接收器、以及诸如此类的装置)。评估电子装置性能的一个重要标准是功耗。对于使用电池工作的便携式装置，设计上做到使其功耗最低是一项最值得考虑的事项。由于使便携式装置的电池寿命最长是一项相当关键的目标，所以将便携式装置中所使用的集成电路的功耗降至最低是至关重要的。最近，使非便携式电子装置中的功耗最小化也变得相当重要。随着消费者和商业用户大范围地使用电子产品，住宅业主和商业经营者的用电费用也随之增长了。电子装置使用的增加是电力需求增长的主要原因，并使美国尤其是加利福尼亚的能源短缺成为更加引人关注的问题。许多复杂的电子部件，如CPU和DSP，能在各种不同的时钟速度下工作。一般来说，如果电子装置在较慢的速度下工作，其使用的电能较少。这是因为，在一个给定的消耗功率的周期内，传输的信号电平较低。在CPU和DSP中逻辑门开关的速度直接受到与逻辑门相连的供电电平VDD的影响。VDD越大，驱动门电路的电压和电流越大，因而通过门电路的上升时间和传输延迟降低。相反，VDD越小，通过门电路的上升时间和传输延迟增大。这样，如果CPU或DSP必须在相对高的时钟频率下工作，比如800MHz，VDD设定在高电平，如+3.3V或+2.4V。如果CPU或DSP能在相对低的时钟频率下工作，如50MHz，则VDD可设定在低电平，如+1.2V。遗憾的是，早先的工艺没能对很宽范围的时钟速度提供任何精密调节VDD电平的方法。典型地来讲，DSP或者CPU可能只以两种模式工作例如一种+3.3伏的高功率模式，一种+1.2伏的低功率模式。因此，在上述例子当中，如果DSP或者CPU必须在100MHz下而不是50MHz工作，在50MHz下使用的+1.2伏的VDD电平就不能满足在100MHz下工作要求。这样，DSP或者CPU将需要在+3.3伏的VDD下工作。但是，在+3.3伏的VDD电平上，CPU或者DSP会耗掉远远超过100MHz下工作所需要的功率。因此，在大规模数字集成电路(如DSP、CPU)中，需要有精细调节VDD电平的电路和调节方法，以与很宽范围的时钟速度相匹配。尤其是需要将VDD电平精细调节到最佳的调节电路和方法，以确保大规模数字集成电路的上升时间和传输延迟与大规模集成电路工作的时间速度相匹配。
技术实现思路
为了解决以上描述的已有技术的不足，本专利技术的主要目的是要提供一判别通路松弛时间鉴别器，用于动态自适应电压比例调节器。按照一先进的实施方案，引入控制电路对具有可变工作频率的数字处理部件的供电电平(VDD)进行调节。控制电路由N个延时元件和电源功率调节电路组成。N个延时元件是串联连接的，每个延时元件都有一个取决于VDD数值的延时(D)，施加到第一个延时元件的输入端的时钟脉冲顺次通过N个延时元件传送。与N个延时元件相关联的电源功率调节电路，具有调节VDD的能力，可以用来(i)监测至少一个K延时元件和一个K+1延时元件的输出，(ii)测定时钟脉冲已经到达K延时元件的输出端，但还没有到达K+1延时元件的输出端，以及(iii)产生一个可以调节VDD如何响应的控制信号。另一种实施例是，电源功率调节电路测定了时钟脉冲是否在下一个时序的时钟脉冲被施加到第一个延时元件输入端时，已经到达K延时元件输出端，但还没有到达K+1延时元件输出端。在相关的实施例中，从第一个延时元件输入到第K个延时元件输出的总延时大于数字处理部件的最大延时。在另一个相关的实施例中，电源功率调节电路进一步可以用来(i)如果时钟脉冲还没有到达K延时元件输出端时，提高VDD，以及(ii)如果时钟脉冲已以到达K+1延时元件输出端时降低VDD。在另外一种相关的实施例中，电源调节电路可以进一步地用来监控至少一个K-1延时元件、K延时元件、K+1延时元件以及一个K+2延时元件的输出。按照该实施例，电源调节电路可以进一步用来测定时钟脉冲已经到达K-1延时元件的输出端和K延时元件输出端，但至少还没有到达K+1延时元件输出端。这样电源调节电路可以进一步地用来(i)(a)如果时钟脉冲还没有到达K-1延时元件输出端时，采用相对大的增量级提高VDD；(b)如果时钟脉冲已经到达K-1延时元件输出但没有到达K延时元件输出端时，采用相对小的增量级提高VDD；以及(ii)(a)如果时钟脉冲已经到达K+1延时元件输出端以及K+2延时元件输出端时，采用相对大的增量级减小VDD；(b)如果时钟脉冲已经到达K+1延时元件输出端但没有到达K+2延时元件输出端时，采用相对小的增量级减小VDD。按照另一种更好的实施例，引入一种具有动态自适应电压定标的数字处理部件组成的数字电路。数字电路可进一步包括一个可以调节的时钟脉冲源，一只功率可调的电源以及用于调节可变电源电平VDD的控制电路。数字处理部件可以在不同的时钟频率下工作。可调节的时钟脉冲源可以向数字处理部件提供可变的频率。功率可调的电源可以向数字处理部件提供VDD。控制电路由N个延时元件和电源功率调节电路组成。N个延时元件是串联连接的，每个元件都有一个由VDD值测定的延时D，这样施加到第一只延时元件输出上的时钟脉冲顺次通过N个延时元件传送。与N个延时元件相关联的电源功率调节电路，可以调节VDD，并且可以(i)监测至少一个K延时元件和一个K+1延时元件的输出，(ii)测定时钟脉冲已经到达K延时元件的输出端，但还没有到达K+1延时元件的输出端，以及(iii)产生一个可以调节VDD如何响应的控制信号。上述内容已经相当全面地概述了本专利技术的特点和技术先进性。这样本专业的技术人员可以更好地了解以下专利技术的详细介绍。本专利技术的其它特点和先进性将在下文中予以介绍。这些内容将构成本专利技术权利要求的主体。本专业的技术人员应当理解，他们可以为与本专利技术同样的目的，毫无困难地使用已公开的本专利技术的概念和专门的实施例作为基础，修改或设计另外的结构。他们也应该认识到，这些等同的结构并未在最大范围内背离本专利技术的精神和范围。在了解下面本专利技术的详细描述之前，最好对本专利文件中通篇使用的一些词语和短语进行定义术语“包括”以及“由....组成”，还有在此派生的，指没有限制地包括；术语“或者”，是包括意指和/或；短语“与.......相关”以及“与些相关”，以及在此派生的，可以指包括，被包括在内的，互相连接的，包含，包含在内的，连接到或与....连接，插入，并列，与......接近，和........联系或与.........联系，有，有........特点，或类似的含义；术语“电路系统”指任何电路、装置、部件或零件，它们至少控制一种操作，此类电路系统可以，如果情况许可和适合的话，以硬件、软硬件结合，或同样的至少两种的组合的方式实现。某些词语和短句的定义在本专利文件中通篇都有提供，那本文档来自技高网...

【技术保护点】
一种用于调节具有各种工作频率的数字处理部件的电源电平（ＶＤＤ）的控制电路，其特征在于上述的控制电路包括：串联连接的Ｎ个延时元件，此Ｎ个延时元件的每个元件具有由供电电平（ＶＤＤ）值测定的延时Ｄ，使得加到首个延时元件输出端的时钟脉冲边可以通过上述的Ｎ个延时元件顺次得以传输，并且，电源调节电路可以调节ＶＤＤ，上述的电源调节电路可用来（ｉ）监测至少Ｋ延时元件和Ｋ＋１延时元件的输出，（ｉｉ）测定上述的时钟脉冲边已经到达上述的Ｋ延时元件的输出端，但还没有到达所说的Ｋ＋１延时元件的输出端，以及（ｉｉｉ）产生一个可以调节ＶＤＤ的控制信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：德雷根麦克斯莫维克，桑迪普德哈，
申请(专利权)人：国家半导体公司，
类型：发明
国别省市：US[美国]