程序更新方法和终端设备技术

一种程序更新方法，其包括：　　　　在更新可重写非易失性存储器内存储的程序过程中，其中所述可重写非易失性存储器由多个区块组成，并且这些区块包括存储着程序的更新目标部分的区块，于ＲＡＭ内对存储着所述程序的更新目标部分的区块内的程序部分进行扩展；　　　　根据通过外部接口指示的重写指令，仅更新在ＲＡＭ内经过扩展的程序部分的更新目标部分，以及　　　　将更新了的程序部分一起写回非易失性存储器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于更新终端设备中的可重写非易失性存储器如闪速ROM(闪速ROM)内存储的程序的方法，并涉及一种这样的终端设备。
技术介绍
传统上，终端设备在可重写非易失性存储器(如闪速ROM)内存储控制软件(程序)，用以指示CPU的操作，从而对终端设备进行控制。在该终端设备中，人们提出了一种可在发现控制软件中的程序错误(bug)时更新控制软件的方法。例如，JP2001-154838(第3-5页，图3)就公开了这样一种方法。在JP2001-154838公开的方法中，首先产生的是程序错误经过校正的新控制软件。然后，一旦对记录着程序错误的可重写非易失性存储器进行了擦除，就将该新控制软件记录到该存储器中。由此就更新了控制软件。在一擦掉可重写非易失性存储器(如闪速ROM)就在上面记录新控制软件的更新控制软件方法中，在非易失性存储器(如闪速ROM)的约束下，存储器被分成多个区块，仅在一个划分区块基础上删掉旧控制软件，然后记录新控制软件。因此，即使在仅需校正1个字节时，如果非易失性存储器的区块是16K字节或64K字节，也必需删掉这整个16K字节或64K字节，然后从设备外部传送其程序错误经过校正了的16K字节或64K字节的新控制软件，分别将它们记录到非易失性存储器中。因此，在更新终端设备的控制软件过程中，从设备外部传入的数据量加大，于是就产生了包括数据传送所需时间在内的操作时间增加的问题。
技术实现思路
本专利技术的一个目的是缩短终端设备内记录的程序更新所需的终端设备操作时间。本专利技术中，在更新可重写非易失性存储器(如闪速ROM)内记录的程序过程中，在RAM内对非易失性存储器的含有存储的程序中需更新的部分的那个区块内的程序部分进行扩展，然后根据外部指令，仅更新所扩展的程序部分中需要更新的那个部分。然后，擦除非易失性存储器内的区块，再次将RAM内经过更新的程序部分记录到非易失性存储器的已擦除区块内。这样通过在RAM内对包含有需要更新的部分的程序部分进行扩展，就可以仅更新程序部分内需要更新的部分。通过这种方式，仅需对需要更新的部分作出指示，而无需指示更新所有程序部分的信息。换言之，由于可以减少从装置外部传送的重写指令，因此可以减少包括数据传输所需时间在内的程序更新操作时间。附图的简要说明附图说明图1是本专利技术第一实施例中的终端设备的功能方框图；图2是表示终端设备中存储器映象图(map)的例子的示意图；图3是第一实施例中的处理过程的流程图；图4是表示第一实施例中的重写指令的例子的示意图；图5是表示第一实施例中的重写指令的另一例子的示意图；图6是表示本专利技术的第二实施例中的重写指令的例子的示意图；图7是第二实施例中的处理过程的流程图；图8是表示本专利技术第三实施例中的重写指令的例子的示意图；图9是第三实施例中的处理过程的流程图；图10是表示第三实施例中的重写指令的另一例子的示意图；图11是表示第三实施例中的重写指令的又一例子的示意图；图12是表示本专利技术第四实施例中的重写指令的例子的示意图；图13是第四实施例中的处理过程的流程图；图14A是表示本专利技术的第五实施例中软件在校正前的模块结构的示意图；图14B是第五实施例中校正后的软件的模块结构的示意图；图15是表示第五实施例中的重写指令例子的示意图；图16是第五实施例中的处理过程的流程图；图17是表示第五实施例中的重写指令的另一例子的示意图； 图18是表示第五实施例中的重写指令的再一例子的示意图；图19是表示第五实施例中软件在RAM内扩展后的模块结构的示意图；图20A是表示本专利技术的第六实施例中软件在经过校正前的模块结构的示意图；图20B是表示第六实施例中软件在经过校正后的模块结构的示意图；图21A是表示第六实施例中闪速(Flash)ROM内的软件数据在校正前的示意图；图21B是表示第六实施例中闪速ROM内的软件数据在校正后的示意图；图22是第六实施例中控制CPU使用的命令的示意图；图23是第六实施例中重写指令的例子的示意图；图24是第六实施例中的处理过程的流程图；图25是表示第六实施例中的移位(shift)记录的示意图；图26是表示第六实施例中RAM内的部分软件数据在地址重写之前的示意图；图27是表示第六实施例中RAM内的部分软件数据在指示了地址重写后的示意图；图28是表示第六实施例中RAM中的部分软件数据在指示了地址重写后的另一示意图。最佳实施方式下面将参照附图描述本专利技术的实施例。(第一实施例)图1表示本专利技术第一实施例中的终端设备的方框图的例子。在图1中，“1”表示终端设备。终端设备1具有可向/从外部发送/接收信号的外部连接接口11、用于控制终端设备1的控制CPU 12、作为可重写非易失性存储器的闪速ROM 13、RAM、以及数据总线15(每个功能块都通过其相连)。可考虑作为外部接口11的是电缆有线连接接口和无线连接接口。此外，对于外部接口11，还可使用存储卡接口。该情况下，控制CPU 12从插入存储卡接口的存储卡中读取各种信息。此外，当外部接口11是有线连接接口或无线连接接口、并且与网络相连时，可利用HTTP、FTP、TFTP以及其它传输协议输入数据。此外，也是在通过外部接口如有线连接接口、无线连接接口或存储卡接口输入信息时，输入信息通过控制CPU 12记录在RAM 14或闪速ROM 13中。另外，在该实施例中，数据通过控制CPU 12记录，在允许DMA传送时，可利用DMA传送复制的数据。图2表示终端设备1中的存储器映象图的例子。如图2所示，与数据总线15相连的闪速ROM 13的存储区201在由控制CPU 12控制的存储空间中具有十六进制标志地址00000000(此后表示为0x00000000)到0x0005FFFF。此外，假设RAM 14的存储区202具有0x00100000到0x0015FFFF，闪速ROM 13的擦除单位为64K字节，即0x00000000～0x0000FFFF，0x00010000～0x0001FFFF... 下面参照图3所示的流程图描述按上述方式构建的终端装置1的操作。在步骤S101，终端装置1的控制CPU 12通过外部连接接口11从外部装置(图1未示出)中将重写指令读入RAM 14的任选区域(在此，假设是图2中从0x00100000开始的区域)。在此假设在闪速ROM 13存储的控制软件中要重写的地址和数据如图4所示。此外，通过利用图4所示的地址来指示控制软件的重写部分，就不必利用实际数据指示重写部分，于是就可以减少重写指令的数据量，并缩短程序更新时间。因此，在步骤S102中，控制CPU 12确定闪速ROM 13中的重写区块。例如，控制CPU 12检查图4中的重写地址，然后判定No.1到No.6的重写指令指定了闪速ROM 13中区块0x00010000到0x0001FFFF中的重写。在步骤S103中，控制CPU 12在RAM 14的除了步骤S101中读入重写指令区域以外的任选区域中(在此，假设图2中的0x00110000到0x0011FFFF)扩展步骤S102中确定的重写区块内的数据。此外，在步骤S104中，控制CPU 102在RAM内更新地址0x00110030中的数据，在该地址中，将在用图4的重写指令No.1指示的地址0x00010030内的数本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种程序更新方法，其包括在更新可重写非易失性存储器内存储的程序过程中，其中所述可重写非易失性存储器由多个区块组成，并且这些区块包括存储着程序的更新目标部分的区块，于RAM内对存储着所述程序的更新目标部分的区块内的程序部分进行扩展；根据通过外部接口指示的重写指令，仅更新在RAM内经过扩展的程序部分的更新目标部分，以及将更新了的程序部分一起写回非易失性存储器。2.根据权利要求1所述的程序更新方法，其中当更新目标部分由于更新而增大了容量时，重写指令是，在RAM的扩展过程中用于移位后续部分、以便增加非易失性存储器内存储的更新目标部分和更新目标部分的后续部分之间的相对位置关系的指令。3.根据权利要求2所述的程序更新方法，其中重写指令包括确定后续部分和在RAM内扩展该后续部分的起始地址的地址信息。4.根据权利要求3所述的程序更新方法，其中确定后续部分的地址信息包括后续部分在非易失性存储器中或RAM中的起始地址和数据项数目。5.根据权利要求3所述的程序更新方法，其中确定后续部分的地址信息包括在非易失性存储器或RAM内后续部分的起始地址和终止地址。6.根据权利要求2所述的程序更新方法，其中后续部分在RAM中的移位信息记录在RAM中不同于程序扩展区域的另一区域内，当非易失性存储器或RAM的地址由程序指令指示时，根据移位信息校正所指示的地址内存储的绝对地址值。7.根据权利要求6所述的程序更新方法，其中移位信息包括确定后续部分位置的地址信息和在RAM内扩展后续部分的起始地址。8.根据权利要求7所述的程序更新方法，其中确定后续部分的地址信息包括后续部分在非易失性存储器或RAM中的起始地址和数据项数目，或者后续部分在非易失性存储器或RAM内的起始地址和终止地址。9.根据权利要求7所述的程序更新方法，其中在RAM内扩展后续部分的起始地址是与根据在非易失性存储器或RAM内后续部分的起始地址的相对地址。10.根据权利要求6所述的程序更新方法，其中重写指令在非易失性存储器或RAM内指示地址，依照移位信息校正该指示地址内存储的绝对地址指定转移命令使用的绝对地址值。11.根据权利要求6所述的程序更新方法，其中重写指令在非易失性存储器或RAM内指示地址，依照移位信息校正该指示地址内存储的绝对地址指定函数调用命令使用的绝对地址值。12.根据权利要求6所述的程序更新方法，其中重写指令在非易失性存储器或RAM内指示地址，依照移位信息校正该指示地址内存储的相对地址值。13.根据权利要求6所述的程序更新方法，其中重写指令在非易失性存储器或RAM内指示地址，并依照移位信息校正该指示地址内存储的相对地址指定转移命令使用的相对地址值。14.根据权利要求6所述的程序更新方法，其中重写指令在非...

【专利技术属性】
技术研发人员：松本泰辅，渡边泰彦，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：