基于串口通讯的ASIC数据安全传输与存储装置及方法制造方法及图纸

本发明专利技术公开了一种基于串口通讯的ASIC数据安全传输与存储装置和方法，该装置包括串口模块：包括数据的串并转换、FIFO的数据写入与读取以及相应的数据流控制状态机，并增加了波特率自适应、同步字符解析以及crc校验功能；总状态机FSM模块：对数据在FIFO单元、存储模块、REG缓存模块等传输的控制；指令解析模块：对接收的指令进行解析，主要包括对字长、地址、数据进行比较与处理；存储控制模块：负责存储模块的数据到REG缓存模块以及串口模块的搬运，并增加冗余码、异或、分布式存储等功能。本发明专利技术硬件结构简单、数据传输效率以及数据安全性高。

【技术实现步骤摘要】
基于串口通讯的ASIC数据安全传输与存储装置及方法
本专利技术涉及FPGA设计开发
，更具体的说是涉及基于串口通讯的ASIC数据安全传输与存储装置及方法。
技术介绍
随着物联网和嵌入式系统对数据安全的重视，不仅需要依靠算法的加密处理、软件的参与，同时需要硬件的相关防护；而传统的基于串口通讯的ASIC数据传输与存储的装置和方法中，串口模块不对接收的数据做校验，仅是简单的进行数据传输，将数据的处理放在其它专用模块，此种方式的数据传输效率低，乱码或者其它人为注入的错误指令，容易进入ASIC内部，导致关键数据失窃，安全性低，且存储控制模块采用关键数据直接存入存储模块的方式，使得存储模块一旦被读取，关键数据即暴露，安全性低。因此，如何提供一种数据传输效率以及安全性高的基于串口通讯的ASIC数据安全传输与存储装置和方法是本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种基于串口通讯的ASIC数据安全传输与存储装置及方法，硬件结构简单、数据传输效率以及数据安全性高。为了实现上述目的，本专利技术采用如下技术方案：基于串口通讯的ASIC数据安全传输与存储装置，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块和指令解析模块，所述总状态机FSM模块分别与所述串口模块、所述存储控制模块和所述指令解析模块连接，所述存储模块和所述存储控制模块连接；所述串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；所述数据流控制单元分别与所述串并转换单元、所述CRC校验单元、所述同步字符解析单元和所述FIFO单元连接，所述波特率自适应单元分别与所述串并转换单元和所述存储地址单元连接，所述标志位解析单元和所述同步字符解析单元连接，且所述FIFO单元和所述存储地址单元均与所述总状态机FSM模块连接；所述串并转换单元用于将读取的数据进行串并转换；所述波特率自适应单元用于在所述串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；所述CRC校验单元和所述同步字符解析单元分别用于当数据通过串并转换、自适应波特率后将并行数据同步进行CRC检验和同步字符解析；所述标志位解析单元用于同步字符解析后进行标志位解析；所述存储地址单元用于存储所述存储起始地址和所述冗余码；所述FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储所述并行数据；所述数据流控制单元用于进行数据流的控制；所述总状态机FSM模块用于对数据的传输进行控制；所述存储模块用于存储数据；所述存储控制模块用于负责所述存储模块数据的搬运、串口数据的搬运、冗余码组合、异或运算以及地址灵活配置的分布式存储；所述指令解析模块用于负责指令解析。优选的，所述指令解析模块包括字长地址解析单元和DATA解析单元，所述字长地址解析单元和所述DATA解析单元均与所述总状态机FSM模块连接；所述字长地址解析单元和所述DATA解析单元分别用于对接收的指令进行字长地址解析和数据解析。优选的，所述存储控制模块包括地址灵活配置单元、冗余码配置单元和异或运算单元，所述冗余码配置单元和所述异或运算单元连接，所述异或运算单元和所述地址灵活配置单元连接，且所述冗余码配置单元与所述总状态机FSM模块连接；所述冗余码配置单元用于将需要写入所述存储模块的关键数据与所述冗余码进行重新组合；所述异或运算单元用于对重新组合的关键数据与所述冗余码进行异或运算；所述地址灵活配置单元用于将异或运算得到的数据结合所述存储起始地址进行分布式存储。优选的，还包括REG缓存模块，所述REG缓存模块与所述总状态机FSM模块连接；所述REG缓存模块用于存储所述存储模块中常用数据。基于串口通讯的ASIC数据安全传输与存储方法，包括：步骤1：串口转换单元接收数据并将串行数据转换为并行数据，同时在串口对数据进行接收时波特率自适应单元同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码，将所述存储起始地址和所述冗余码存入存储地址单元；步骤2：当数据通过串并转换、自适应波特率后，将所述并行数据分别通过CRC校验单元和同步字符解析单元同步进行CRC校验和同步字符解析，同步字符解析后再通过标志位解析单元进行标志位解析，当CRC、同步字符、标志位解析成功后将所述并行数据存入FIFO单元，并通知总状态机FSM模块从所述FIFO单元取数；步骤3：指令解析模块根据约定的指令协议，对指令进行解析，若为存储指令，则将指令中相应的数据通过存储控制模块传送至存储模块，若为读取指令，则通知所述存储控制模块进行数据读取，将所述存储模块中的数据取出至所述FIFO单元。优选的，所述步骤3解析过程具体为：所述指令解析模块根据约定的指令协议，通过字长地址解析单元和DATA解析单元分别进行字长、地址以及数据的解析比较。优选的，所述步骤3中具体存储过程为：若为存储指令，读取所述存储起始地址和所述冗余码，将需要写入的关键数据与所述冗余码进行重新组合，并进行异或运算生成新的数据，同时结合所述存储起始地址将计算得到的新数据传送至所述存储模块。优选的，还包括：上电后，所述存储控制模块将所述存储模块中常用数据事先映射至REG缓存模块，加快数据的读取及指令的解析。优选的，所述串并转换单元在接收数据时串口编码机制为：串口接收数据的起始位为0011，从起始位的下降沿至0011的下降沿，计算出CNT_CLK0，根据新编码机制，0编码为0011、1编码为0101，计算在CNT_CLK0内，若有2个上升沿与1个下降沿，则识别为1，若只有1个上升沿，则识别为0。优选的，所述上升沿与所述下降沿判定方法为：若采样从0变1，连续N个时钟保持1不变，则判定为所述上升沿，若从1变0，连续N个时钟保持0不变，则判定为所述下降沿，其中，N为预设的自然数。经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种基于串口通讯的ASIC数据安全传输与存储装置及方法，与现有的技术相比，有以下优点：1)在串口模块中，设计波特率自适应功能、独特的编码机制：传统的串口数据收发波特率配置，即通过指令或者事先存储的波特率参数，进行串口的波特率配置，数据收发依据波特率进行；本专利技术通过设计波特率自适应功能，一方面，无需进行波特率的配置，另一方面，在设计的波特率自适应功能中，生成多组参数。例如，存储模块用到的冗余码，存储关键数据需要的起始地址等；不仅简化了传统的波特率配置流程，还提高了数据存储的安全性；本专利技术采用独特的编制机制，采用边沿方式进行数据自适应接收，有效降低了数据接收的误码率。2)在串口模块中，设计同步字符、标志位、CRC等校验：传统的串口模块，很少对本文档来自技高网...

【技术保护点】
1.基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块和指令解析模块，所述总状态机FSM模块分别与所述串口模块、所述存储控制模块和所述指令解析模块连接，所述存储模块和所述存储控制模块连接；/n所述串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；所述数据流控制单元分别与所述串并转换单元、所述CRC校验单元、所述同步字符解析单元和所述FIFO单元连接，所述波特率自适应单元分别与所述串并转换单元和所述存储地址单元连接，所述标志位解析单元和所述同步字符解析单元连接，且所述FIFO单元和所述存储地址单元均与所述总状态机FSM模块连接；/n所述串并转换单元用于将读取的数据进行串并转换；/n所述波特率自适应单元用于在所述串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；/n所述CRC校验单元和所述同步字符解析单元分别用于当数据通过串并转换、自适应波特率后将并行数据同步进行CRC检验和同步字符解析；/n所述标志位解析单元用于同步字符解析后进行标志位解析；/n所述存储地址单元用于存储所述存储起始地址和所述冗余码；/n所述FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储所述并行数据；/n所述数据流控制单元用于进行数据流的控制；/n所述总状态机FSM模块用于对数据的传输进行控制；/n所述存储模块用于存储数据；/n所述存储控制模块用于负责所述存储模块数据的搬运、串口数据的搬运、冗余码组合、异或运算以及地址灵活配置的分布式存储；/n所述指令解析模块用于负责指令解析。/n...

【技术特征摘要】
1.基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块和指令解析模块，所述总状态机FSM模块分别与所述串口模块、所述存储控制模块和所述指令解析模块连接，所述存储模块和所述存储控制模块连接；
所述串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；所述数据流控制单元分别与所述串并转换单元、所述CRC校验单元、所述同步字符解析单元和所述FIFO单元连接，所述波特率自适应单元分别与所述串并转换单元和所述存储地址单元连接，所述标志位解析单元和所述同步字符解析单元连接，且所述FIFO单元和所述存储地址单元均与所述总状态机FSM模块连接；
所述串并转换单元用于将读取的数据进行串并转换；
所述波特率自适应单元用于在所述串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；
所述CRC校验单元和所述同步字符解析单元分别用于当数据通过串并转换、自适应波特率后将并行数据同步进行CRC检验和同步字符解析；
所述标志位解析单元用于同步字符解析后进行标志位解析；
所述存储地址单元用于存储所述存储起始地址和所述冗余码；
所述FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储所述并行数据；
所述数据流控制单元用于进行数据流的控制；
所述总状态机FSM模块用于对数据的传输进行控制；
所述存储模块用于存储数据；
所述存储控制模块用于负责所述存储模块数据的搬运、串口数据的搬运、冗余码组合、异或运算以及地址灵活配置的分布式存储；
所述指令解析模块用于负责指令解析。


2.根据权利要求1所述的基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，所述指令解析模块包括字长地址解析单元和DATA解析单元，所述字长地址解析单元和所述DATA解析单元均与所述总状态机FSM模块连接；
所述字长地址解析单元和所述DATA解析单元分别用于对接收的指令进行字长地址解析和数据解析。


3.根据权利要求1或2所述的基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，所述存储控制模块包括地址灵活配置单元、冗余码配置单元和异或运算单元，所述冗余码配置单元和所述异或运算单元连接，所述异或运算单元和所述地址灵活配置单元连接，且所述冗余码配置单元与所述总状态机FSM模块连接；
所述冗余码配置单元用于将需要写入所述存储模块的关键数据与所述冗余码进行重新组合；
所述异或运算单元用于对重新组合的关键数据与所述冗余码进行异或运算；
所述地址灵活配置单元用于将异或运算得到的数据结合所述存储起始地址进行分布式存储。


4.根据权利要求3所述的基于串口通讯的ASIC数...

【专利技术属性】
技术研发人员：杨有才，雷海燕，卢鼎，宋存杰，张林，
申请(专利权)人：大唐半导体科技有限公司，
类型：发明
国别省市：北京;11