潜在错误检测系统和方法技术方案

在潜在错误检测的实现中，扫描存储区（３０４）以查找保存为错误数据的潜在处理错误，存储区（３０４）的每一个对应于冗余处理器系统（３００）的不同处理器元件（３０２）。比较在存储区（３０４）中保存的数据以检测在第一存储区（３０４（１））中的潜在处理错误。通过将数据从第二存储区（３０４（２））拷贝到第一存储区（３０４（１））来消除潜在处理错误，其中确定在第二存储区（３０４（２））中保存的数据至少与在第三存储区（３０４（３））中保存的数据是相同的。

【技术实现步骤摘要】

本专利技术涉及潜在错误检测。
技术介绍
将多个冗余的处理器系统实现为防止停机、系统运行中断、避免数据破坏的容错系统。多个冗余的处理器系统提供连续应用可用性并维持数据完整性，诸如用于股票交易系统、信用卡和借记卡系统、电子资金划拨系统、旅行预订系统等。在这些系统中，在多个独立处理元件上执行数据处理运算，相互比较结果以检测处理错误。冗余处理器系统可能产生处理错误，将处理错误写到存储器并作为错误数据存储，在发起输入/输出操作(例如，写到盘或到通信线)之前，错误数据一直未被检测。如果独立处理元件测试错误数据并据此转移，然后执行某些其它的比较操作，也可检测错误数据。或者，如果不请求数据和/或如果重写存储错误处理数据的存储单元，可能从不会检测到未检测的错误处理数据。然而，可能不知不觉地保存了这些在冗余处理器系统中未检测或潜在的错误。例如，在三重冗余处理器系统中，第一处理器可将数据错误写到对应于第一处理器的存储区中的第一存储单元。另外，第二处理器可将数据错误写到对应于第二处理器的存储区中的第二存储单元。如果错误数据未被经由输入/输出操作请求或另外的比较，则未检测为错误数据的两个处理错误被存储在不本文档来自技高网...

【技术保护点】
一种冗余处理器系统（３００），包括：逻辑处理器（１１２）的处理器元件（３０２），每个处理器元件配置为执行一组指令并产生相同的数据输出；存储区（３０４），每个存储区与不同的处理器元件（３０２）关联并配置为保存处理器元件（３０２ ）的数据输出；以及错误检测逻辑（３０８），配置为扫描所述存储区（３０４）以查找在存储区（３０４）中保存为从处理器元件（３０２）输出的错误数据的潜在处理错误。

【技术特征摘要】
US 2004-7-20 10/8948251.一种冗余处理器系统(300)，包括逻辑处理器(112)的处理器元件(302)，每个处理器元件配置为执行一组指令并产生相同的数据输出；存储区(304)，每个存储区与不同的处理器元件(302)关联并配置为保存处理器元件(302)的数据输出；以及错误检测逻辑(308)，配置为扫描所述存储区(304)以查找在存储区(304)中保存为从处理器元件(302)输出的错误数据的潜在处理错误。2.如权利要求1所述的冗余处理器系统(300)，其特征在于，还将所述错误检测逻辑(308)配置为检测在第一存储区(304(1))中的潜在处理错误；以及通过将数据从第二存储区(304(2))拷贝到所述第一存储区(304(1))来消除所述潜在处理错误，其中确定在所述第二存储区(304(2))中保存的所述数据至少与在第三存储区(304(3))中保存的数据相同。3.如权利要求1所述的冗余处理器系统(300)，其特征在于，还将所述错误检测逻辑(308)配置为检测在存储区(304)中的潜在处理错误；以及重新扫描所述存储区(304)以验证所述检测的潜在处理错误不是由于存储器存取输入/输出操作引起的。4.如权利要求1所述的冗余处理器系统(300)，其特征在于，还包括逻辑同步单元(204)，其中还将处理器元件(302)的每一个配置为执行错误检测逻辑(308)的例示，以便为从相应存储区(304)中的存储块读取的数据产生校验和；将所述逻辑同步单元(204)配置为在所述处理器元件(302)之间交换所述校验和；以及还将所述处理器元件(302)的每一个配置为比较所交换的校验和以检测所述潜在处理错误。5.一种错误检测系统(300)，包括配置为扫描存储区(304)的错误检测逻辑(308)，每一个存储区(304)对应于冗余处理器系统(100)的不同处理器元件(302)，所述错误检测逻辑(308)配置为扫描在第一存储区(302(1))中保存为错误数据的潜在处理错误，所述错误检测逻辑(308)还配置为通过将数据从第二存储区(302(2))拷贝到所述第一存储区(302(1))来消除所述潜在处理错误、其中在所述第...

【专利技术属性】
技术研发人员：RL贾丁，DL伯尼克，TA海内曼，JR斯穆伦，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]