集成电路间系统的输入电路技术方案

本申请涉及一种用于集成电路间系统的输入电路。一种集成电路间输入电路，其包含上拉电流电路和输入电路(400)。所述输入电路(400)包含输出反相器(407)、输入反相器(405)和上拉电路(411)。所述上拉电路(411)被耦合到所述输入反相器(405)的输入(412G)，并且包含上拉晶体管(404)和共源共栅晶体管(402)。所述上拉晶体管(404)被耦合到所述输入反相器(405)的所述输入(412G)。所述共源共栅晶体管(402)被耦合到所述上拉电流电路和所述上拉晶体管(404)，并被配置成将所述上拉晶体管(404)与耦合到所述上拉电流电路和所述输入电路(400)的导体的电容隔离。

【技术实现步骤摘要】
集成电路间系统的输入电路
本公开涉及一种集成电路，并且更具体地涉及一种用于集成电路间系统的输入电路。
技术介绍
已经开发了各种串行通信总线来降低与使用并行总线的通信相关的成本和复杂性。集成电路间(I2C)总线就是这样一种串行总线。I2C总线使用两条导体(假设为公共接地)来提供电子设备之间的通信(例如，微控制器和一或多个外围设备之间的通信)。第一导体将主设备的时钟输出端子连接到一或多个从设备的时钟输入端子。第二导体连接互连设备的数据输入端子/数据输出端子。
技术实现思路
本文公开了一种集成电路间(I2C)输入电路，其减少了由上拉电流路由上的寄生电容引起的时序变化。在一个实例中，I2C输入电路包含上拉电流电路和输入电路。输入电路包含信号输入端子、信号输出端子、输出晶体管，第一晶体管，第二晶体管和共源共栅晶体管。输出晶体管包含耦合到信号输出端子的第一端子和耦合到电源轨的第二端子。第一晶体管包含耦合到输入端子的第一端子和耦合到第一偏置电压源的第二端子。第二晶体管包含耦合到第一晶体管的第三端子的第一端子和耦合到输出晶体管的第三端子的第本文档来自技高网...

【技术保护点】
1.一种集成电路间输入电路，其包括：/n上拉电流电路；以及/n输入电路，其包括：/n信号输入端子；/n信号输出端子；/n输出晶体管，其包括：/n耦合到所述信号输出端子的第一端子；以及/n耦合到电源轨的第二端子；/n第一晶体管，其包括：/n耦合到所述输入端子的第一端子；以及/n耦合到第一偏置电压源的第二端子；/n第二晶体管，其包括：/n耦合到所述第一晶体管的第三端子的第一端子；以及/n耦合到所述输出晶体管的第三端子的第二端子；以及/n共源共栅晶体管，其包括：/n耦合到所述第二晶体管的第三端子的第一端子；/n耦合到第二偏置电压源的第二端子；以及/n耦合到所述上拉电流电路的输出端子的第三端子。/n

【技术特征摘要】
20191121 US 16/691,0721.一种集成电路间输入电路，其包括：
上拉电流电路；以及
输入电路，其包括：
信号输入端子；
信号输出端子；
输出晶体管，其包括：
耦合到所述信号输出端子的第一端子；以及
耦合到电源轨的第二端子；
第一晶体管，其包括：
耦合到所述输入端子的第一端子；以及
耦合到第一偏置电压源的第二端子；
第二晶体管，其包括：
耦合到所述第一晶体管的第三端子的第一端子；以及
耦合到所述输出晶体管的第三端子的第二端子；以及
共源共栅晶体管，其包括：
耦合到所述第二晶体管的第三端子的第一端子；
耦合到第二偏置电压源的第二端子；以及
耦合到所述上拉电流电路的输出端子的第三端子。


2.根据权利要求1所述的集成电路间输入电路，其进一步包括：
第一导体，其设置在所述上拉电流电路的所述输出端子与所述共源共栅晶体管的所述第三端子之间；以及
第二导体，其设置在所述第二晶体管的所述第二端子与所述共源共栅晶体管的所述第一端子之间；
其中所述第一导体比所述第二导体长。


3.根据权利要求1所述的集成电路间输入电路，其中：
所述输出晶体管是第一输出晶体管；并且
所述输入电路包括：
第二输出晶体管，其包括：
耦合到所述信号输出端子的第一端子；
耦合到接地轨的第二端子；以及
耦合到所述第一输出晶体管的所述第三端子的第三端子。


4.根据权利要求1所述的集成电路间输入电路，其中所述输入电路包括：
第三晶体管，其包括：
耦合到所述电源轨的第一端子；
耦合到所述第一晶体管的所述第三端子的第二端子；
第四晶体管，其包括：
耦合到所述第三晶体管的第三端子的第一端子；
耦合到所述第三晶体管的所述第二端子的第二端子；以及
耦合到所述输出晶体管的所述第三端子的第三端子。


5.根据权利要求4所述的集成电路间输入电路，其中所述输入电路包括：
第五晶体管，其包括：
耦合到所述第四晶体管的所述第一端子的第一端子；
耦合到所述第四晶体管的所述第三端子的第二端子；以及
耦合到接地轨的第三端子。


6.根据权利要求1所述的集成电路间输入电路，其中所述输入电路包括：
第三晶体管，其包括：
耦合到所述输出晶体管的所述第三端子的第一端子；
耦合到所述信号输入端子的第二端子；
第四晶体管，其包括：
耦合到所述第三晶体管的第三端子的第一端子；
耦合到所述第三晶体管的所述第二端子的第二端子；以及
耦合到接地轨的第三端子。


7.根据权利要求6所述的集成电路间输入电路，其中所述输入电路包括：
第五晶体管，其包括：
耦合到所述第四晶体管的所述第一端子的第一端子；
耦合到所述输出晶体管的所述第三端子的第二端子；
第六晶体管，其包括：
耦合到所述第五晶体管的第三端子的第一端子；
耦合到所述第一晶体管的所述第二端子的第二端子；以及
耦合到所述电源轨的第三端子。


8.一种集成电路间输入电路，其包括：
上拉电流电路；以及
输入电路，其包括：
输出反相器；
输入反相器；
上拉电路，其被耦合到所述输入反相器的输入，并且包括：
上拉晶体管，其被耦合到所述输入反相器的所述输入；
共源共栅晶体管，其被耦合到所述上拉电流电路和所述上拉晶体管，并且被配置成将所述上拉晶体管与耦合到所述上拉电流电路和所述输入电路的导体的电容隔离。


9.根据权利要求8所述的集成电路间输入电路，其中：
所述导体是第一导体；并且
所述输入电路包括耦合到所述上拉晶体管和所述共源共栅晶体管的第二导体；并且
所述第一导体比所述第二导体长。


10.根据权利要求8所述的集成电路间输入电路，其中所述输入电路包括：
输入端子；以及
耦合到所述输入端子和所述输入反相器的所述输入的第一晶体管。
...

【专利技术属性】
技术研发人员：马克·艾伦·希尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US