【技术实现步骤摘要】
芯片架构及其数据处理方法、电子设备及存储介质
本专利技术涉及数据处理
，具体涉及一种芯片架构、一种芯片架构的数据处理方法、一种电子设备以及一种计算机可读存储介质。
技术介绍
随着科学技术的发展，人类社会正在快速进入智能时代。智能时代的重要特点，就是人们获得数据的种类越来越多，获得数据的量越来越大，而对处理数据的速度要求越来越高，例如，矩阵运算。芯片是数据处理的基石，它从根本上决定了人们处理数据的能力。从应用领域来看，芯片主要有两条路线：一条是通用芯片路线，例如中央处理器(CentralProcessingUnit，CPU)等，它们能提供极大的灵活性，但是在处理特定领域算法时有效算力比较低；另一条是专用芯片路线，例如张量处理器(TensorProcessingUnit，TPU)等，它们在某些特定领域，能发挥较高的有效算力，但是面对灵活多变的比较通用的领域，它们处理能力比较差甚至无法处理。由于智能时代的数据种类繁多且数量巨大，所以要求芯片既具有极高的灵活性，能处理不同领域且日新月异的算法，又具有极强的处理能...
【技术保护点】
1.一种芯片架构，其特征在于，包括：/n多个处理核组，所述处理核组包括至少一个处理核，每个所述处理核组具有与所述多个处理核组中其余的处理核组不同的数据包格式；/n多个片上网络，所述多个片上网络中的每个片上网络连接一个所述处理核组；/n中转处理单元，所述中转处理单元与所述多个片上网络的每个所述片上网络相连接，所述中转处理单元用于对待中转的数据包进行数据包格式的转换。/n
【技术特征摘要】
1.一种芯片架构，其特征在于，包括：
多个处理核组，所述处理核组包括至少一个处理核，每个所述处理核组具有与所述多个处理核组中其余的处理核组不同的数据包格式；
多个片上网络，所述多个片上网络中的每个片上网络连接一个所述处理核组；
中转处理单元，所述中转处理单元与所述多个片上网络的每个所述片上网络相连接，所述中转处理单元用于对待中转的数据包进行数据包格式的转换。
2.根据权利要求1所述的芯片架构，其特征在于，所述中转处理单元包括多个处理子单元，
所述中转处理单元与所述多个片上网络的每个所述片上网络相连接，包括：
每个所述处理子单元的输入端与其对应的片上网络的输出端相连，每个所述处理子单元的输出端均选择性地与所述多个片上网络中其余的片上网络的输入端相连。
3.根据权利要求2所述的芯片架构，其特征在于，所述处理子单元用于：
接收来自所述对应的片上网络的源数据包；
根据所述源数据包在所述其余的片上网络中确定目的片上网络；
将所述源数据包转换成新数据包，所述新数据包格式与所述目的片上网络支持的数据包格式相同；
将所述新数据包发送至所述目的片上网络。
4.根据权利要求3所述的芯片架构，其特征在于，所述处理子单元包括解析单元、缓存单元和生成单元；
所述解析单元的输入端与所述对应的片上网络的输出端相连，所述解析单元的输出端选择性地与所述其余的片上网络的输入端相连，所述解析单元的控制端与所述生成单元的控制端相连；
所述缓存单元的输入端与所述对应的片上网络的所述输出端相连，所述缓存单元的输出端与所述生成单元的输入端相连；所述生成单元的输出端选择性地与所述其余的片上网络的所述输入端相连。
5.根据权利要求4所述的芯片架构，其特征在于，所述生成单元包括多个生成子单元，所述多个生成子单元与所述其余的片上网络一一对应；其中，
所述生成子单元的输入端与所述缓存单元的所述输出端相连，所述生成子单元的输出端与所述其余的片上网络中对应的一个片上网络相连，每个所述生成子单元的控制端均与所述解析单元的控制端相连；其中，
所述解析单元，用于接收并解析来自所述对应的片上网络的源数据包中的源包头以生成控制信号，根据所述控制信号在所述其余的片上网络中确定目的片上网络，并生成新包头；
所述缓存单元，用于接收并缓存来自所述对应的片上网络的源数据包中的源数据；
所述解析单元，还用于根据所述控制信号...
【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：北京希姆计算科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。