考虑电压降的平面布局规划方法技术

本发明专利技术属集成电路计算机辅助设计技术领域，具体为一种考虑电压降的平面布局规划方法。本发明专利技术在传统的布局规划中引入电压降的优化目标，提出了一个快速的量化电压降的模型，并且在模拟退火过程中采用特定的选择策略，有效地降低一个布局的最大电压降以及平均电压降，而且仅仅带来少量的布局面积增加。本发明专利技术可广泛应用于集成电路计算机辅助设计中。

【技术实现步骤摘要】

本专利技术属集成电路计算机辅助设计
，具体为一种考虑电压降(IR-drop)大规模集成电路的平面布局规划方法。
技术介绍
随着集成电路工艺发展，工作电压降低，功耗密度增大，电源网络电压降的问题将越来越突出。电压降是由于电流经过电源网络上的电阻而引起的。随着工艺的发展，集成电路的功能越来越强大，电流密度和连线长度都随之增加，这带来了更大的电压降。而且集成电路的工作电压随着工艺发展而降低，使得正常工作的最大容许电压降也在降低。因此，电压降问题将随着工艺的发展而越来越突出。布局是后端设计的第一个阶段，在这个阶段模块的大小以及模块间的相对位置将被确定，而且满足各种约束条件。布局是非常关键的一个阶段，它决定了一个版图的总体框架，而且可以用来验证设计的可行性。我们在布局阶段是尽可能的考虑到各种约束条件，给后续的物理设计阶段提供一个好的框架，减少返回设计的次数。电压降问题和模块的相对位置关系很大，而且我们如果能在物理设计初期，就能很好解决电压降问题，那么能更快的做到设计收敛，降低设计成本。本专利技术提出在布局阶段考虑电压降的约束，布局阶段同时优化布局的电压降以及面积。
技术实现思路
本专利技术的目的是提出一种能优化电压降的超大规模集成电路平面布局规划方法。考虑电压降优化的布局规划问题描述如下给定N个模块组成的集合B＝{b1，...bn}，其中bi＝{ai，pi}，1≤i≤n，ai为模块的面积，pi为模块的功耗，对N个模块进行布局，在这些模块不相互重叠的前提下，使得电压降以及芯片面积得到优化。本专利技术提出的布局规划方法，是针对上述布局规划问题的一种解决方案。提出一个快速量化电压降的模型，即用距离芯片上电压降最大点的距离(di)来量化电压降的大小，di越小则该点的电压降越大，反之则电压降越小。根据量化电压降模型，提出一个评价布局电压降的目标函数CostIR=Σi=1i=Nwi(dmax-di)]]>其中，dmax为离电压降最大点的最长距离，di为模块bi离电压降最大点的距离，wi为模块bi的电压降权重。本专利技术中，权重wi的可采用如下表达式wi=ρiΣiρi]]>其中，ρi=piai,]]>ρi为模块bi的功耗密度，pi为模块bi的功耗，ai为模块bi面积。根据上述模型，本专利技术采用模拟退火算法，并且采用相应选择策略完成考虑电压降的布局规划。本专利技术的优点是在牺牲少量布局面积的情况下，可以有效的减少一个布局的最大电压降以及平均电压降。附图说明图1为用传统方法得到的布局，图2为用本方法得到的布局。其中模块的电压降随着填充模式如下顺序依次增加空白模式、水平影线、垂直影线、对角影线、斜交叉影线、垂直交叉影线。具体实施例方式下面进一步介绍本专利技术的具体实施例方式(1)构造一个初始布局，并用相应的数据结构如B*-tree[9]、O-tree[10]、Sequence pair[11]等表示。(2)模拟退火算法中的目标函数为如下所示Cost＝αAera+βCost1R，其中0≤α，β≤1并且α+β＝1，Aera为布局的面积，而CostIR为布局的电压降目标函数值。CostIR的表达式如下所示CostIR=Σi=1i=Nwi(dmax-di),]]>其中，dmax为离电压降最大点的最长距离，di为模块bi离电压降最大点的距离，wi为模块bi的电压降权重。权重wi的表达式如下所示wi=ρiΣiρi]]>其中，ρi=piai,]]>ρi为模块bi的功耗密度，pi为模块bi的功耗，ai为模块bi面积。(3)模拟退火算法中的选择策略为如下所示计算N个模块的电压降值(IRi)，并计算N个模块电压降的平均值(IRavg)；计算各个模块电压降值与平均值之间差的绝对值(Absi＝|IRi-IRavg|)；将绝对值(Absi)按降序进行排列，并保存于数组(Ary)当中；生成之间的服从N(0，σ2)正态分布的随机数Rnd，由Ary[Rnd]确定的模块即为被选中进行移动的模块。(4)根据以上的目标函数以及选择策略进行模拟退火过程，完成考虑电压降的布局规划。实验结果及分析我们用国际上通用的测试电路MCNC来验证本方法，采用序列对(SequencePair)来表示布局。实验结果如表1-3所示，和传统只优化面积的布局算法相比较，本方法能很有效的降低布局的最大电压降以及平均电压降，而仅仅带来少量的面积增加。例如，对于测试电路Ami49，本方法和传统的方法比较最大电压降降低了93.1％，平均电压降降低了56.5％，而只带来5.7％的面积增加。实验结果如图2所示，其中图1为用传统方法得到的布局，图2为用本方法得到的布局，其中斜线为电压降较大的模块。 参考文献[1]J.Cong.“An Interconnect-Centric Design Flow for NanometerTechnologies”.Proceedings of the IEEE，89(4)505-528，April 2001. D.F.Wong and C.L.Liu.“A New Algorithm for Floorplan Design”.InProceedings IEEWACM Design Automution Conference，pages 101-107，1986. Kaveh Shakeri，James D.Meindl.“Compact physical IR-drop models forchip/package co-design of gigascale integration(GSI)”.IEEE Transactions onElectron Devices，52(6)1087-1096，June 2005. L.A.Arledge and W.T.Lynch.“Scaling and performance implications forpower supply and other signal routing constraints imposed by I/O pad limitations”.InProc.IEEE Symp.IC/Package Design Integration，Feb.1998，pp.45-50. J.W.Joyner and J.D.Meindl.“A compact model for projections of futurepower supply distribution network requirements”.In Proc.ASIC/SOC Conf.，Sep.2002，pp.376-380. Hung-Ming Chen，Li-Da Huang，I-Min Liu，Minghorng Lai，Wong，D.F.“Floorplanning with power supply noise avoidance”.In Proceedings of the ASP-DAC.Page(s)427-430本文档来自技高网...

【技术保护点】
考虑电压降的布局规划方法，其特征在于规划问题的描述如下：给定Ｎ个模块组成的集合Ｂ＝｛ｂ↓［ｌ］，…ｂ↓［ｎ］｝，其中ｂ↓［ｉ］＝｛ａ↓［ｉ］，ｐ↓［ｉ］｝，１≤ｉ≤ｎ，ａ↓［ｉ］为模块的面积，ｐ↓［ｉ］为模块的功耗，对Ｎ个模块进行布 局，在这些模块不相互重叠的前提下，使得电压降以及芯片面积得到优化；用距离芯片上电压降最大点的距离ｄ↓［ｉ］来量化电压降的大小，建立评价布局电压降的目标函数：Ｃｏｓｔ↓［ＩＲ］＝＊ｗ↓［ｉ］（ｄ↓［ｍａｘ］－ｄ↓［ｉ］）　 　其中，ｄ↓［ｍａｘ］为离电压降最大点的最长距离，ｄ↓［ｉ］为模块ｂ↓［ｉ］离电压降最大点的距离，ｗ↓［ｉ］为模块ｂ↓［ｉ］的电压降权重；然后彩模拟退火算法和相应选择策略，完成布局规划。

【技术特征摘要】
1.考虑电压降的布局规划方法，其特征在于规划问题的描述如下给定N个模块组成的集合B＝{b1，...bn}，其中bi＝{ai，pi}，1≤i≤n，ai为模块的面积，pi为模块的功耗，对N个模块进行布局，在这些模块不相互重叠的前提下，使得电压降以及芯片面积得到优化；用距离芯片上电压降最大点的距离di来量化电压降的大小，建立评价布局电压降的目标函数CostIR=Σi=1i=Nwi(dmax-di)]]>其中，dmax为离电压降最大点的最长距离，di为模块bi离电压降最大点的距离，wi为模块bi的电压降权重；然后彩模拟退火算法和相应选择策略，完成布局规划。2.根据权利要求1所述的布局规划...

【专利技术属性】
技术研发人员：陈建，赵长虹，周晓方，周电，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]