在多路高速缓冲存储器中，用于选择可用于替换的Ｎ路的方法包括提供多个规则集（１０２，１０８），其中多个规则集中的每个都指定高速缓冲存储器中可用于替换的Ｎ路（其中Ｎ大于等于０）。该方法还包括接收访问地址，并利用访问地址的至少一部分选择多个规则集中的一个。然后，多个规则集（１１０）中选定的一个可用于选择高速缓冲存储器中可用于替换的Ｎ路。一种实施方式利用访问地址（４０）的高位选择规则集。可选实施方式利用访问地址的至少一部分和规则集选择器控制寄存器选择规则集。另一种实施方式利用访问地址和地址范围比较器选择规则集。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据处理系统，更具体而言，涉及数据处理系统中的选择性高速缓冲存储器替换策略。
技术介绍
由于例如便携式和手持式应用的广泛使用，低功耗在数据处理系统中的重要性增加了。今天，有许多数据处理系统都使用位于集成电路上的更小更快更有效的存储器，有时称为高速缓冲存储器，来减少访问存储器(如主存储器或其它内部或外部存储器)的次数。与访问其它内部或外部存储器相比，访问高速缓冲存储器通常消耗较少的功率，从而导致减少的等待时间。因此，为了降低功率和提高性能，期望将那些随后会被再次请求的项存储在更快更有效的高速缓冲存储器中。如果具有较高重用度的信息仍存在于高速缓冲存储器中，那么当具有较低重用度的信息替换它时，会发生高速缓冲存储器污染。即，通常具有较高重用度的项应当保留在高速缓冲存储器中，因为它们更有可能被再次请求(例如，再被请求多次)。例如，与其它信息相比，有些信息具有较短的生命周期，由于有可能在被较短生命周期信息替换后，较长生命周期信息必须从又慢又低效的内部或外部存储器中重取，因此由这种较短生命周期信息造成的高速缓冲存储器污染会增加高速缓冲存储器的功耗并降低其性能。但还是期望允许具有较短生命周期的信息受益于高速缓冲存储器中的重用。因此，存在对改进的高速缓冲存储器的需求，其中可以降低高速缓冲存储器污染，以便实现高速缓冲存储器改进的功耗和性能。附图说明本专利技术是通过例子说明的，但不受附图的限制，其中相同的标号指示相似的元件，其中图1以方框图的形式说明了根据本专利技术一种实施方式的数据处理系统；图2以方框图的形式说明了根据本专利技术一种实施方式的图1高速缓冲存储器的一部分；图3以方框图的形式说明了根据本专利技术一种实施方式的图2高速缓冲存储器控制电路的一部分；图4以方框图的形式说明了根据本专利技术一种实施方式的高速缓冲存储器路控制寄存器的一部分；图5以方框图的形式说明了根据本专利技术可选实施方式的图2高速缓冲存储器控制电路的一部分；及图6以方框图的形式说明了根据本专利技术可选实施方式的图2高速缓冲存储器控制电路的一部分。本领域技术人员应当理解图中的元件是为了简单和清晰而说明的，不必按比例绘制。例如，图中有些元件的尺寸相对于其它元件有可能夸大了，以帮助提高对本专利技术实施方式的理解。具体实施例方式如在此所使用的，术语“总线”用来指多个可用于传输如数据、地址、控制或状态的一种或多种不同类型信息的信号或导体。如在此所讨论的，导体可以参考单个导体、多个导体、单向导体或双向导体来说明或描述。但是，不同的实施方式可以改变导体的实现。例如，可以使用单独的单向导体，而不使用双向导体，反之亦然。而且，多个导体可以用串行或以时间多路复用方式传输多信号的单个导体代替。同样，携带多信号的单个导体可以被隔离成携带这些信号子集的各种不同导体。因此，对于传输信号存在许多选择。通常，高速缓冲存储器的性能和功耗可以通过降低高速缓冲存储器污染来改进。如上所述，如果具有较高重用度的信息仍存在于高速缓冲存储器中，那么当具有较低重用度的信息替换它时，会发生高速缓冲存储器污染。本专利技术的一种实施方式通过控制各种类型信息在高速缓冲存储器中的放置来降低高速缓冲存储器污染。例如，不同类型的信息可以具有不同的生命周期。例如，与如多媒体、图形或流数据的瞬变数据相比，指令和堆栈或堆数据通常具有较长的生命周期。其它类型的信息还可以具有可变的生命周期。具有较长生命周期的信息通常具有较高的重用概率，因为相同的信息更有可能被再次请求。因此，如果当请求时这些信息已经在高速缓冲存储器中了，那么效率就可以提高。但是，如果具有较短生命周期的信息不断地替换具有较长生命周期的信息，那么在随后对具有较长生命周期的信息进行请求的时候，很有可能它已经不在高速缓冲存储器中了，因而必须从又慢又低效的存储器中重取。注意，尽管如此，但还是期望允许具有较短生命周期的信息也受益于重用。因此，如下面将更加具体描述的，本专利技术的不同实施方式允许以可编程和灵活的方式控制信息在高速缓冲存储器中的放置，以允许改进的高速缓冲存储器性能，并由此降低系统的功耗。参考图1，说明了数据处理系统10的一种实施方式。数据处理系统10包括集成电路12和外部存储器14。集成电路12包括处理器16、高速缓冲存储器18、总线接口22及其它模块20。集成电路12还包括总线24和总线26。总线24耦合处理器16、高速缓冲存储器18、总线接口22及其它模块20。总线26将总线接口22耦合到外部存储器14。尽管公开了数据处理系统10的特定的示例实施方式，但应当理解这种处理系统的各种配置和可选实施方式都可以实现。例如，尽管高速缓冲存储器18示为集成电路12的一部分，但高速缓冲存储器18可选地可以位于集成电路12的外面，例如，位于外部存储器14中。而且，注意集成电路12可以包括任意个数的处理器，如在多处理器数据处理系统中，而其它模块20可以包括任何其它的外围设备，如其它主机、从机或存储器。而且，集成电路12可以包括任意个数的集成电路，使得集成电路12的不同部分可以位于不同的集成电路中，或者可选地，集成电路12可以是单个集成电路。而且，外部存储器14可以位于和集成电路12相同的集成电路中，或者可以位于单独的集成电路中。如以下参考图2至5将要描述的，对数据处理系统10的讨论只进行到理解本专利技术实施方式所必需的程度。其余的功能在本领域中是已知的，因而可以本领域中已知的多种不同方式实现。参考图2，公开了高速缓冲存储器18一部分的一种特定实施方式。高速缓冲存储器18的这部分包括寄存器62、用于多路的标记存储器阵列42-48、用于多路的数据存储器阵列50-56及高速缓冲存储器控制电路58。访问地址40是从总线24的地址部分接收的，具有标记值部分64、索引部分66和字选择部分68。例如，对于读访问，访问地址40对应于所请求信息(例如，数据或指令)的地址。在所说明的实施方式中，访问地址40在接收到后存储在寄存器62中。访问地址40的标记部分64包括提供给多路标记阵列42-48的标记值数据。来自索引部分66的数据既提供给多路标记阵列42-48，又提供给多路数据阵列50-56，并用于提供对标记和数据阵列的索引。例如，在一种实施方式中，索引部分66包括一组指示符来选择每一路标记和数据中预定个数组中的一个。来自字选择部分68的数据提供给多路数据阵列50-56，使得一个数据阵列，如数据阵列(第0路)50，中的数据由索引部分66和字选择部分68指示。即，索引部分66可以识别数据阵列(第0路)50的一个输入项，然后字选择68识别该输入项的一部分。多路数据阵列还耦合到总线24的双向数据部分，以便从总线24接收数据或向其提供数据。基于标记值64与标记阵列(第0路)42中位置与索引值66相关的数据之间的比较，每个标记阵列，如标记阵列(第0路)42，向对应的数据阵列，如数据阵列(第0路)50，提供命中信号。例如，在运行中，标记部分64与通过索引部分66从标记阵列(第0路)42检索到的值进行比较，以便提供命中信号72。如果被比较值导致匹配，则可以断言命中信号72指示命中。数据阵列(第0路)50包括多个数据块，由索引值66和字选择值68寻址，响应命中，寻址数据项从数据阵列(第0路)50输出到总线24的数据部本文档来自技高网...
【技术保护点】
一种用于在具有多路的高速缓冲存储器中选择可用于替换的Ｎ路的方法，包括： 提供多个规则集，其中多个规则集中的每个都指定高速缓冲存储器中可用于替换的Ｎ路，其中Ｎ是大于等于０的整数； 接收访问地址； 利用访问地址的至少一部分选择多个规则集中选定的一个；及 利用多个规则集中选定的一个，选择高速缓冲存储器中可用于替换的Ｎ路。
【技术特征摘要】
【国外来华专利技术】US 2003-7-25 10/627,5591.一种用于在具有多路的高速缓冲存储器中选择可用于替换的N路的方法，包括提供多个规则集，其中多个规则集中的每个都指定高速缓冲存储器中可用于替换的N路，其中N是大于等于0的整数；接收访问地址；利用访问地址的至少一部分选择多个规则集中选定的一个；及利用多个规则集中选定的一个，选择高速缓冲存储器中可用于替换的N路。2.如权利要求1所述的方法，其中访问地址的至少一部分包括多个相邻的访问地址位。3.如权利要求1所述的方法，还包括提供第一可编程位来启用多路中第一路的替换。4.如权利要求3所述的方法，还包括提供第二可编程位来启用多路中第二路的替换。5.如权利要求4所述的方法，其中多个规则集中的第一个包括第一和第二可编程位。6.如权利要求5所述的方法，还包括提供第三可编程位来启用多路中第一路的替换；及提供第四可编程位来启用多路中第二路的替换，其中多个规则集中的第二个包括第三和第四可编程位。7.如权利要求1所述的方法，其中访问地址的至少一部分包括多位，而且其中多位包括访问地址的最高位。8.如权利要求1所述的方法，其中访问地址的至少一部分在高速缓冲存储器中没有进一步的使用。9.如权利要求1所述的方法，还包括选择访问地址的多位用作访问地址的至少一部分。10.如权利要求1所述的方法，还包括解码访问地址的至少一部分，其中所述解码步骤是在利用访问地址的至少一部分选择多个规则集中的选定一个的所述步骤之前执行的。11.如权利要求1所述的方法，还包括提供规则集选择控制寄存器，该规则集选择控制寄存器接收访问地址的至少一部分并提供用于选择多个规...
【专利技术属性】
技术研发人员：威廉C莫耶，约翰J瓦格利卡，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。