一种数据处理系统（１０）包括互连（２２）；第一互连主设备（１２）；第二互连主设备（１４），且第一互连主设备和第二互连主设备与互连相连；共享存储设备（３５），与互连相连，由第一互连主设备和第二互连主设备使用。数据处理系统还包括对应第一互连主设备的第一控制存储电路（６０，６４）和对应第二互连主设备的第二控制存储电路（６２，６６）。在一个实施例中，预取电路（４０）与第一控制存储电路和第二控制存储电路相连，并基于第一和第二互连主设备中哪一个正请求对共享存储设备的访问而在第一和第二控制存储电路中选择其中之一。然后，预取电路能够使用选出的控制存储电路来确定由对共享存储设备的访问所触发的预取操作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据处理系统，更具体而言，涉及数据处理系统内的预取控制。
技术介绍
预取常用于在数据处理系统内访问信息。通过在请求信息之前预取该信息，可缩减因访问总线主设备所请求的信息而导致的等待时间。然而，在普通预取方案中，由于总线主设备可能未请求访问预取的信息，从而使许多预取被浪费。普通预取方案的另一缺点在于，预取操作需要一定部分的可用存储器带宽，这可能干扰总线主设备所请求的要求获取(demand fetch)。因此，需要有一种预取方法，其减少被浪费的预取的数量，避免发生与数据处理功能的不必要干扰，导致功耗量降低以及优化数据处理性能。附图说明本专利技术以示例方式进行说明，且不受附图的限制，其中，同样的附图标记表示相同的元件，且其中图1以框图形式表示根据本专利技术的一个实施例的数据处理系统；图2根据本专利技术的一个实施例以框图形式表示图1所示数据处理系统的控制寄存器；图3根据本专利技术的一个实施例以表格形式表示图2所示控制寄存器的字段描述；以及图4根据本专利技术的一个实施例以流程图表示图1所示数据处理系统的操作。本领域技术人员应该理解，图中的元件是出于便于简单和清楚的目的来说明的，且没有必要按照比例画出。例如，可使得图中某些元件的尺寸相对于其他元件而扩大，以便有利于理解本专利技术的实施例。具体实施例方式如此处所使用的，术语“总线”指可用于传输一个或多个各种类型信息(例如，数据、地址、控制，或状态)的多个信号或导体。此处所述的导体可作为单个导体、多个导体、单向导体，或双向导体进行表示或描述。然而，不同的实施例可具有不同的导体实现方式。例如，可以使用分离的单向导体而非双向导体，反之亦然。此外，可使用串行或以时间复用方式传递多个信号的单个导体来代替多个导体。同样，可将携载多个信号的单个导体分离成多个携载这些信号的子集的不同导体。因此，存在有传递信号的多种选择。本专利技术的一个实施例涉及数据处理系统内的选择性预取控制。例如，在多主设备数据处理系统内，基于诸如作出访问请求的主设备的标识以及访问请求的类型(例如，访问请求是访问数据还是访问指令，或者，访问请求是突发的还是非突发的访问)的属性，可由主设备的访问请求(例如，读访问请求，也称为要求获取)来触发预取操作。通过使用能存储与例如数据处理系统内每个主设备相关的预取控制信息的预取控制寄存器(或其它预取控制存储电路)，能够确定或控制预取操作。在某些实施例中，预取操作可包括禁止预取，以便不发生任何预取。通过在数据处理系统内选择性地控制预取，能够制止消耗过多功率并导致更低性能的被浪费预取。本专利技术的一个实施例涉及一种数据处理系统，该数据处理系统具有互连，与互连相连的第一互连主设备，与互连相连的第二互连主设备，与互连相连以便由第一互连主设备和第二互连主设备使用的共享存储设备，对应于第一互连主设备的第一控制存储电路，对应于第二互连主设备的第二控制存储电路，和与第一控制存储电路和第二控制存储电路相连的预取电路。预取电路基于第一和第二互连主设备中哪一个正请求对共享存储设备的访问而选择第一和第二控制存储电路之一，且所述预取电路使用选出的控制存储电路来确定由对共享存储设备的访问所触发的预取操作。本专利技术的另一实施例涉及用于在数据处理系统中提供预取控制的方法。在该实施例中，接收访问存储设备的访问请求，提供预取控制存储电路以存储预取突发访问控制信息，基于突发访问控制信息以及访问请求是否为突发访问，选择性地启动对存储设备的预取。本专利技术的又一实施例涉及在数据处理系统中提供预取控制的方法，其中，提供第一互连主设备，提供第二互连主设备，接收用于访问共享存储设备的访问请求，基于访问请求是来自第一互连主设备还是第二互连主设备来选择预取控制存储设备，使用存储在预取存储电路中的控制信息来控制由对共享存储设备的访问请求所触发的预取操作。图1表示数据处理系统10的一个实施例。数据处理系统10包括，主设备12(也称为互连主设备12)，主设备14(也称为互连主设备14)，存储器阵列控制器36，系统互连22，I/O电路16，外围设备18，其他从设备20，和存储器阵列35。主设备12通过导体48与系统互连22双向连接，主设备14通过导体50与系统互连22双向连接，I/O电路通过导体52与系统互连22双向连接，外围设备18通过导体54与系统互连22双向连接，其他从设备20通过导体56与系统互连22双向连接，以及存储器阵列控制器36通过导体24与系统互连22双向连接。导体24包括用于传递主设备标识26、地址/数据27、R/W信号28、突发信号30、指令/数据信号32以及其他信号34的导体。存储器阵列控制器36包括控制寄存器38、预取电路40和缓冲器42，并通过导体33与存储器阵列35双向连接。控制寄存器38与预取电路40相连，预取电路40与缓冲器42相连。缓冲器42包括缓冲器44和缓冲器46。尽管在图1中仅示出一个外围设备18，但数据处理系统10可包括与系统互连22相连的任何数量的外围设备。同样，可有任何数量的主设备和从设备与系统互连22相连，它们并不受限于如图1所示的那些。还应注意，在一个实施例中，可使数据处理系统10的所有部分处在单个集成电路上或在同一器件内。或者，数据处理系统10可包括彼此互连的任何数量的分立集成电路或分立器件。例如，在一个实施例中，可使存储器和存储器控制器(例如，存储器阵列35和存储器阵列控制器36)处在一个或多个集成电路上，而与数据处理系统10的其他部分分立。在一个实施例中，总线主设备12和总线主设备14可以是能够执行指令的处理器，例如，微处理器、数字信号处理器等，或可为任何类型的互连主设备，例如，直接存储器存取(DMA)电路或调试电路。外围设备18可为任何类型的外围设备，例如，通用异步收发器(UART)、实时时钟(RTC)、键盘控制器等。注意，其他从设备20可包括任何类型的互连从设备，例如，可为主设备12和14访问的存储器，以及驻留在系统总线上的任何类型外围设备，包括与外围设备18同类型的外围设备。I/O电路16可包括接收或向数据处理系统10外部提供信息的任何类型的I/O电路。在所示实施例中，存储器阵列控制器36和存储器阵列35对应于与系统互连22相连的另一从设备。注意，在可选实施例中，存储器阵列35可包括任何数量的阵列。还应注意，在可选实施例中，存储器阵列35可称为共享存储设备35，这是由于它是由与系统互连22相连的至少两个主设备(例如，主设备12和14)共享的存储设备。存储器阵列35可与主设备12和14处在同一集成电路上，或处在不同的集成电路上。此外，存储器阵列35可为任何类型的存储器，例如，只读存储器(ROM)，随机存取存储器(RAM)，非易失性存储器(例如，闪存)等。此外，存储器阵列35可为处在另一外围设备或从设备内的存储器或其他存储设备。系统互连22将主设备12、主设备14、I/O电路16、外围设备18、其他从设备20和存储器阵列控制器36互连。在一个实施例中，如图1所示，将系统互连22实现为根据系统总线协议操作的系统总线。或者，可使用互连电路，例如交换电路(在各种设备之间路由信息)，实现系统互连22。在操作中，主设备12和14请求访问系统互连22，以请求对其他从设备20，外围设备18，或通过本文档来自技高网...
【技术保护点】
一种数据处理系统，包括：互连；第一互连主设备，与互连相连；第二互连主设备，与互连相连；共享存储设备，与互连相连，由第一互连主设备和第二互连主设备使用；对应于第一互连主设备的第一控制存储电路；对 应于第二互连主设备的第二控制存储电路，和预取电路，与第一控制存储电路和第二控制存储电路相连，所述预取电路基于第一和第二互连主设备中哪一个正请求对共享存储设备的访问而选择第一和第二控制存储电路之一，且所述预取电路使用选出的控制存储电路 来确定由对共享存储设备的访问触发的预取操作。
【技术特征摘要】
【国外来华专利技术】US 2003-5-7 10/431,2851.一种数据处理系统，包括互连；第一互连主设备，与互连相连；第二互连主设备，与互连相连；共享存储设备，与互连相连，由第一互连主设备和第二互连主设备使用；对应于第一互连主设备的第一控制存储电路；对应于第二互连主设备的第二控制存储电路，和预取电路，与第一控制存储电路和第二控制存储电路相连，所述预取电路基于第一和第二互连主设备中哪一个正请求对共享存储设备的访问而选择第一和第二控制存储电路之一，且所述预取电路使用选出的控制存储电路来确定由对共享存储设备的访问触发的预取操作。2.根据权利要求1的数据处理系统，其中，第一互连主设备执行指令，且其中，第一控制存储电路和预取电路选择性地限制对指令访问的预取。3.根据权利要求1的数据处理系统，其中，第一互连主设备执行直接存储器存储，且其中，第一控制存储电路和预取电路选择性地限制对数据访问的预取。4.根据权利要求1的数据处理系统，其中，第一互连主设备执行调试操作，且其中，第一控制存储电路和预取电路通过阻止预取而选择性地限制预取。5.根据权利要求1的数据处理系统，其中，第一控制存储电路和预取电路通过阻止非突发访问的预取而选择性地限制预取。6.一种提供预取控制的方法...
【专利技术属性】
技术研发人员：威廉姆C莫耶，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。