一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法技术

本发明专利技术公开一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法，包括：用PECVD在硅(001)衬底上沉积二氧化硅或氮化硅薄膜作为掩膜层；制作出掩膜图形然后在其上制作出V型槽得到图形化硅衬底；选择性外延生长三五族半导体材料；在完成生长的材料表面沉积二氧化硅薄膜，将外延生长的三五族材料完全覆盖，并进行热处理与CMP表面平整化；通过键合将生长的三五族半导体材料转移到另一个硅(001)衬底上，将三五族外延层缺陷密度最高的底部反转过来；去除原硅(001)衬底及原V型槽底部的高缺陷密度三五族半导体，保留高质量部分并以其为衬底，外延生长激光器器件结构。本发明专利技术可获得低位错密度(<106/cm2)的硅基三五族外延材料，实现高性能的硅基光源。实现高性能的硅基光源。实现高性能的硅基光源。

【技术实现步骤摘要】
一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法


[0001]本专利技术涉及半导体材料
，更具体地，涉及一种降低硅基异质外延生 长三五族半导体中位错缺陷密度的方法。

技术介绍

[0002]随着大数据时代的来临，互联网高速发展，网络信息量快速增长，对高速、 大带宽、低功耗、低成本的互联解决方案有很大的需求。将集成光路与集成电路 结合在一起，以实现硅基光电子技术，是学术界和工业界长期努力的目标，因为 硅基光电子技术既能够利用光互联的高速、大带宽、低功耗、低成本的优势，又 具有CMOS工艺兼容性，因此，硅基光电子被认为是下一代高性能计算及数据中 心的关键技术。尤其是在近十年来随着以CMOS技术为代表的先进半导体制造工 艺的飞速发展并迅速逼近物理极限，将不同材料与器件混合集成这一需求比以往 任何时候都更加迫切。现阶段硅基光电子集成电路中已经成功集成了高性能的光 调制器、光波导和光探测器等，目前最大的挑战是如何实现高效率发光的Si基 光源。在混合集成的诸多方法中，在硅衬底上直接外延生长三五族半导体具有悠 久的发展历史和良好的应用前景，然而由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法，其特征在于，包括以下步骤：S1.用PECVD在硅(001)衬底上沉积二氧化硅或氮化硅薄膜作为掩膜层；S2.用二氧化硅或氮化硅作为掩膜层制作出掩膜图形，选择湿法腐蚀，利用硅刻蚀速度的各向异性，在掩膜图形上制作出V型槽或其他形状可用作外延生长限制区的图案，得到图形化硅衬底；S3.在图形化硅衬底上选择性外延生长三五族半导体材料；S4.在完成生长的材料表面用PECVD沉积二氧化硅薄膜，将外延生长的三五族材料完全覆盖，并进行必要的热处理与CMP表面平整化；S5.通过键合将生长的三五族半导体材料转移到另一个硅(001)衬底上，将三五族外延层缺陷密度最高的底部反转过来；S6.去除原硅(001)衬底及原V型槽底部的高缺陷密度三五族半导体，使三五族外延层中质量最高的部分保存下来；S7.以保留在硅上的高质量的三五族外延部分为衬底，外延生长激光器器件结构，或外延生长成大面积的薄膜。2.根据权利要求1所述的一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法，其特征在于，所述掩膜图形为菱形或圆形，所述掩膜图形通过掩膜图形参数确定，所述掩膜图形参数包括：形状、尺寸、深宽比。3.根据权利要求1所述的一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法，其特征在于，所述V型槽内表面具有双原子台阶，能够抑制反相畴的形成。4.根据权利要求1所述的一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法，其特征在于，所述三五族半导体材料为镓砷或铟磷或与二者之一晶格匹配的三五族半导体材料。5.根据权利要求1所述的一种降低硅...

【专利技术属性】
技术研发人员：王冰，施裕庚，金运姜，余思远，
申请(专利权)人：中山大学，
类型：发明
国别省市：