用于嵌入式存储器和计算元件的错误检测和控制的系统和方法技术方案

本申请公开了用于嵌入式存储器和计算元件的错误检测和控制的系统和方法。公开了装置，这些装置包括具有用于高速缓存存储器或共享存储器的错误检测校正逻辑的图形处理单元、图形多处理器或图形处理器。在一个实施例中，图形多处理器包括用于存储数据的高速缓存或本地存储器、以及与该高速缓存或本地存储器集成或耦合至该高速缓存或本地存储器的错误检测校正电路。错误检测校正电路配置成对高速缓存或本地存储器的数据执行标签读取以校验错误检测校正信息。误检测校正信息。误检测校正信息。

【技术实现步骤摘要】
用于嵌入式存储器和计算元件的错误检测和控制的系统和方法
[0001]本专利申请与以下申请有关且根据35 U.S.C.119要求以下申请的权益和优先权：由Vasanth Ranganathan等在2019年11月15日提交的、题为“用于嵌入式存储器和计算元件的错误检测和控制的系统和方法(SYSTEMS AND METHODS FOR ERROR DETECTION AND CONTROL FOR EMBEDDED MEMORY AND COMPUTE ELEMENTS)”、代理人案卷号为AC5169-Z的美国临时申请第62/935773号，该申请的内容通过引用结合在此。


[0002]实施例总体上关于数据处理，更具体地关于经由具有用于嵌入式存储器和计算元件的错误检测和控制的通用图形处理单元进行的数据处理。

技术介绍

[0003]当前的并行图形数据处理包括被开发成对图形数据执行特定操作的系统和方法，这些特定操作诸如例如，线性内插、曲面细分、栅格化、纹理映射、深度测试等。传统意义上而言，图形处理器使用固定功能计算单元来处理图形数据。然而，更最近本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图形多处理器，包括：高速缓存或本地存储器，用于存储数据；以及错误检测校正电路，与所述高速缓存或本地存储器集成或耦合至所述高速缓存或本地存储器，所述错误检测校正电路配置成对所述高速缓存或本地存储器的数据执行标签读取以校验错误检测校正信息。2.如权利要求1所述的图形多处理器，其中，所述错误检测校正信息包括奇偶校验信息。3.如权利要求2所述的图形多处理器，其中，所述错误检测校正电路进一步配置成判定所述奇偶校验信息是否指示错误条件。4.如权利要求3所述的图形多处理器，其中，所述错误检测校正电路进一步配置成：当所述奇偶校验信息指示错误条件时，基于在所述高速缓存或共享存储器中被修改且也在主存储器中被修改来判定所述高速缓存或共享存储器的、与所述奇偶校验信息相关联的数据是否是干净的。5.如权利要求4所述的图形多处理器，其中，如果与所述奇偶校验信息相关联的数据不是干净的，则致命错误条件被报告。6.如权利要求4所述的图形多处理器，其中，如果与所述奇偶校验信息相关联的数据是干净的，则所述数据在所述高速缓存或本地存储器中被无效，并且所述数据从主存储器被取出。7.如权利要求1所述的图形多处理器，其中，所述高速缓存或本地存储器包括嵌入式动态随机存取存储器DRAM。8.如权利要求1所述的图形多处理器，其中，所述高速缓存或本地存储器包括与所述图形多处理器一起位于芯片上或管芯上的第一级高速缓存或第二级高速缓存。9.一种用于高速缓存存储器或共享存储器的错误校验机制的计算机实现的方法，包括：利用图形处理单元、图形多处理器或图形处理器的所述高速缓存存储器或共享存储器的错误检测和校正逻辑对所述高速缓存存储器或共享存储器的数据执行标签读取以校验奇偶校验信息；以及判定所述奇偶校验信息是否指示错误条件。10.如权利要求9所述的计算机实现的方法，进一步包括：当所述奇偶校验信息指示错误条件时，基于在所述高速缓存存储器或共享存储器中被修改且也在...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：