半导体装置以及半导体装置的制造方法制造方法及图纸

半导体装置以及半导体装置的制造方法。一种半导体装置包括：单元阵列，其包括源极结构；外围电路；互连结构，其位于单元阵列和外围电路之间并且电联接到外围电路；以及去耦结构，其被配置为防止单元阵列与互连结构之间出现的耦合电容器。的耦合电容器。的耦合电容器。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]各种实施方式总体上涉及电子装置，更具体地，涉及一种半导体装置及其制造方法。

技术介绍

[0002]不管电源开还是关，非易失性存储器装置保留所存储的数据。很难增加在基板上方以单层形成存储器单元的二维非易失性存储器装置的集成密度。因此，已提出了三维非易失性存储器装置，其中存储器单元在基板上方在垂直方向上层叠。
[0003]三维非易失性存储器装置可包括彼此之间交替层叠的层间绝缘层和栅电极以及穿过其的沟道层，并且存储器单元沿着沟道层层叠。已开发各种结构和制造方法以改进三维非易失性存储器装置的操作可靠性。

技术实现思路

[0004]根据实施方式，一种半导体装置可包括：单元阵列，其包括源极结构；外围电路；互连结构，其位于单元阵列和外围电路之间并且电联接到外围电路；以及去耦结构，其位于单元阵列和互连结构之间并且具有电浮置状态。
[0005]根据实施方式，一种半导体装置可包括：源极结构，其包括第一表面和第二表面，该第二表面在第一表面的相反侧；单元层叠结构，其位于源极结构的第一表面上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，该半导体装置包括：单元阵列，该单元阵列包括源极结构；外围电路；互连结构，该互连结构位于所述单元阵列和所述外围电路之间并且电联接到所述外围电路；以及去耦结构，该去耦结构位于所述单元阵列和所述互连结构之间并且具有电浮置状态。2.根据权利要求1所述的半导体装置，其中，所述去耦结构具有网格形状。3.根据权利要求1所述的半导体装置，其中，所述去耦结构包括：第一导电图案；以及与所述第一导电图案交叉的第二导电图案。4.根据权利要求1所述的半导体装置，该半导体装置还包括插置在所述单元阵列和所述互连结构之间的层间绝缘层，其中，所述去耦结构形成在所述层间绝缘层中。5.根据权利要求1所述的半导体装置，其中，所述去耦结构与所述单元阵列和所述互连结构电分离。6.根据权利要求1所述的半导体装置，其中，所述互连结构包括联接到基准电压生成电路的引线。7.根据权利要求6所述的半导体装置，其中，所述去耦结构防止所述源极结构与所述引线之间的耦合电容器。8.根据权利要求1所述的半导体装置，其中，所述单元阵列还包括位线和存储器串，并且其中，所述去耦结构防止所述源极结构与所述互连结构之间的耦合电容器。9.一种半导体装置，该半导体装置包括：源极结构，该源极结构包括第一表面和第二表面，所述第二表面在所述第一表面的相反侧；单元层叠结构，该单元层叠结构位于所述源极结构的所述第一表面上；第一互连结构，该第一互连结构位于所述源极结构的所述第二表面上；以及去耦结构，该去耦结构位于所述源极结构和所述第一互连结构之间并且具有网格形状。10.根据权利要求9所述的半导体装置，其中，所述去耦结构具有电浮置状态。11.根据权利要求9所述的半导体装置，其中，所述第一互连结构包括联接到基准电压生成电路的引线。12.根据权利要求11所述的半导体装置，其中，所述去耦结构防止所述源极结构与所述引线之间的耦合电容器。13.根据权利要求9所述的半导体装置，该半导体装置还包括向所述去耦结构施加接地电压的接地线。14.根据权利要求9所述的半导体装置，其中，所述去耦结构包括：第一导电图案；以及与所述第一导电图案交叉的第二导电图案。
15.根据权利要求9所述的半导体装置，其中，所述去耦结构包括布置在第一方向和第二方向上的多个开口，所述第二方向与所述第一方向交叉。16.根据权利要求15所述的半导体装置，该半导体装置还包括位于所述源极结构的所述第一表面上的第二互连结构，其中，所述第二互连结构包括通过多个所述开口中的至少一个电联接到所述第一互连结构的接触插塞。17.根据权利要求9所述的半导体装置，该半导体装置还包括接触所述去耦结构的屏障层。18.根据权利要求9所述的半导体装置，其中，所述去耦结构包括面向所述第一互连结构的第一表面和面向所述源极结构的第二表面，并且所述去耦结构还包括接触所述第一表面的第...

【专利技术属性】
技术研发人员：金镇河，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：