一种高速脉冲输出占空比控制电路制造技术

本实用新型专利技术涉及电路设计技术领域，尤其涉及一种高速脉冲输出占空比控制电路，包括MOS管驱动电路、MOS管Q1和电容Cs，所述MOS管驱动电路的输出端与MOS管Q1的栅极电连接，所述电容Cs的两端分别与MOS管Q1的漏极和源极电连接，所述MOS管Q1的漏极用于与外部脉冲接收设备电连接，还包括加速电路，所述加速电路与MOS管Q1的漏极电连接。通过增加加速电路解决外部设备驱动电流不足问题。这时除了外部设备供电VDD_D通过电阻R1对Cs进行充电外，加速电路也会提供额外的一路电流对电容Cs充电，使电容Cs由0V充电到高电平阈值Uh的时间变短，使得脉冲信号高电平的占空比得到改善。信号高电平的占空比得到改善。信号高电平的占空比得到改善。

【技术实现步骤摘要】
一种高速脉冲输出占空比控制电路


[0001]本技术涉及电路设计
，尤其涉及一种高速脉冲输出占空比控制电路。

技术介绍

[0002]PLC(Programmable Logic Controller，可编程逻辑控制器)广泛应用于各种自动化控制领域，它是专门在工业环境下应用而设计的数字运算操作电子系统，它采用一种可编程的存储器，在其内部存储执行逻辑运算、顺序控制、定时、计算和算术运算等操作的指令，通过数字式或模拟式的输入输出来控制各种类型的机械设备或生产过程，PLC主要功能之一是实现不同频率和占空比的高速脉冲输出。
[0003]目前PLC高速脉冲输出通道，大多采用MOS管来实现。但由于MOS管结电容及外部杂散电容的存在，PLC高速脉冲频率无法达到很高。尤其PLC与驱动电流较小的设备连接时，往往存在输出的高速脉冲占空比出现极大的偏差，最终无法被所接设备正常获取。PLC高速脉冲输出占空比补偿相关技术的不多，主要解决办法以及存在缺陷如下：
[0004]1)选择结电容小的MOS管，但受半导体工艺影响，MOS管的耐压和过流变小，在实际应用中容易损坏。
[0005]2)通过CPLD或CPU对所输出的脉冲占空比进行采集，然后再与预期预设值进行比较。但需要硬件资源采集脉冲信号以及软件程序进行比对调整，控制相对麻烦。

技术实现思路

[0006]为了克服上述现有技术的缺陷，本技术所要解决的技术问题是提供一种高速脉冲输出占空比控制电路。
[0007]为了解决上述技术问题，本技术采用的技术方案为：
[0008]一种高速脉冲输出占空比控制电路，包括MOS管驱动电路、MOS管Q1和电容Cs，所述MOS管驱动电路的输入端与外置的CPU电连接，所述MOS管驱动电路的输出端与MOS管Q1的栅极电连接，所述电容Cs为MOS管Q1内部结电容及外部电路杂散电容的总和，所述电容Cs的两端分别与MOS管Q1的漏极和源极电连接，所述MOS管Q1的漏极用于与外部脉冲接收设备电连接，还包括加速电路，所述加速电路与MOS管Q1的漏极电连接。
[0009]进一步的，所述加速电路包括电源VDD1、电阻R2和二极管D1；
[0010]所述电源VDD1与电阻R2一端电连接，所述电阻R2另一端与二极管D1正极电连接，所述二极管D1负极与MOS管Q1的漏极电连接。
[0011]进一步的，所述加速电路包括电源VDD2、反相器U2、电阻R3和二极管D2；
[0012]所述电源VDD2与反相器U2的电源端电连接；所述反相器U2的输入端与MOS管驱动电路的输出端电连接，所述反相器U2的输出端与电阻R3一端电连接，所述电阻R3另一端与二极管D2正极电连接，所述二极管D2负极与MOS管Q1的漏极电连接。
[0013]进一步的，还包括电压监控电路，所述电压监控电路与加速电路电连接。
[0014]进一步的，所述电压监控电路包括电阻R9、电阻R13、电阻R15、电阻R16、电阻R17、电阻R18、电阻R21、电阻R22、电阻R23、电容C6、电容C5、肖特基二极管D4、电压基准芯片U3、运算放大器U6A和运算放大器U6D；
[0015]所述电阻R9一端与MOS管Q1的漏极电连接，所述电阻R9另一端分别与电阻R13一端、电容C6一端和运算放大器U6A的反向输入端电连接，所述电阻R13另一端和电容C6另一端均接地；所述运算放大器U6A的反向输入端与运算放大器U6D的正向输入端电连接；所述电阻R17一端与运算放大器U6A的正向输入端电连接；所述运算放大器U6A的输出端分别与电阻R22一端和肖特基二极管D4电连接；所述电阻R22另一端接地；
[0016]所述电压基准芯片U3分别与电阻R16一端、电阻R18一端、电阻R17另一端和电容C5一端电连接，所述电阻R16另一端与电源VCC5V电连接，所述电容C5另一端接地；所述电阻R18另一端分别与电阻R23一端和运算放大器U6D的反向输入端电连接；所述运算放大器U6D的输出端分别与电阻R21一端和肖特基二极管D4电连接；所述电阻R21另一端接地；
[0017]所述肖特基二极管D4与电阻R15一端电连接，所述电阻R15另一端与电源VCC5V电连接，所述电阻R15一端与加速电路电连接。
[0018]本技术的有益效果在于：
[0019]本技术提供的一种高速脉冲输出占空比控制电路，通过增加加速电路解决外部设备驱动电流不足问题。当MOS_CTL信号输出高电平时，MOS管Q1正常导通，Y_PULS_OUT为低电平。当MOS_CTL信号输出低电平时，MOS管Q1截止。这时除了外部设备供电VDD_D通过电阻R1对Cs进行充电外，加速电路也会提供额外的一路电流对电容Cs充电，使电容Cs由0V充电到高电平阈值Uh的时间变短，使得脉冲信号高电平的占空比得到改善。
附图说明
[0020]图1所示为本技术一种高速脉冲输出占空比控制电路的电路连接图；
[0021]图2所示为本技术一种高速脉冲输出占空比控制电路的电路连接图；
[0022]图3所示为本技术一种高速脉冲输出占空比控制电路的电路连接图；
[0023]图4所示为本技术一种高速脉冲输出占空比控制电路的电路连接图；
[0024]图5所示为本技术一种电压监控电路的电路连接图。
具体实施方式
[0025]为详细说明本技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。
[0026]请参照图1所示，本技术的一种高速脉冲输出占空比控制电路，包括MOS管驱动电路、MOS管Q1和电容Cs，所述MOS管驱动电路的输入端与外置的CPU电连接，所述MOS管驱动电路的输出端与MOS管Q1的栅极电连接，所述电容Cs为MOS管Q1内部结电容及外部电路杂散电容的总和，所述电容Cs的两端分别与MOS管Q1的漏极和源极电连接，所述MOS管Q1的漏极用于与外部脉冲接收设备电连接，还包括加速电路，所述加速电路与MOS管Q1的漏极电连接。
[0027]从上述描述可知，本技术的有益效果在于：本技术提供的一种高速脉冲输出占空比控制电路，通过增加加速电路解决外部设备驱动电流不足问题。当MOS_CTL信号
输出高电平时，MOS管Q1正常导通，Y_PULS_OUT为低电平。当MOS_CTL信号输出低电平时，MOS管Q1截止。这时除了外部设备供电VDD_D通过电阻R1对Cs进行充电外，加速电路也会提供额外的一路电流对电容Cs充电，使电容Cs由0V充电到高电平阈值Uh的时间变短，使得脉冲信号高电平的占空比得到改善。
[0028]进一步的，所述加速电路包括电源VDD1、电阻R2和二极管D1；
[0029]所述电源VDD1与电阻R2一端电连接，所述电阻R2另一端与二极管D1正极电连接，所述二极管D1负极与MOS管Q1的漏极电连接。
[0030]从上述描述可知，加速电路可简单的由电源VDD1、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速脉冲输出占空比控制电路，包括MOS管驱动电路、MOS管Q1和电容Cs，所述MOS管驱动电路的输入端与外置的CPU电连接，所述MOS管驱动电路的输出端与MOS管Q1的栅极电连接，所述电容Cs为MOS管Q1内部结电容及外部电路杂散电容的总和，所述电容Cs的两端分别与MOS管Q1的漏极和源极电连接，所述MOS管Q1的漏极用于与外部脉冲接收设备电连接，其特征在于，还包括加速电路，所述加速电路与MOS管Q1的漏极电连接。2.根据权利要求1所述的一种高速脉冲输出占空比控制电路，其特征在于，所述加速电路包括电源VDD1、电阻R2和二极管D1；所述电源VDD1与电阻R2一端电连接，所述电阻R2另一端与二极管D1正极电连接，所述二极管D1负极与MOS管Q1的漏极电连接。3.根据权利要求1所述的一种高速脉冲输出占空比控制电路，其特征在于，所述加速电路包括电源VDD2、反相器U2、电阻R3和二极管D2；所述电源VDD2与反相器U2的电源端电连接；所述反相器U2的输入端与MOS管驱动电路的输出端电连接，所述反相器U2的输出端与电阻R3一端电连接，所述电阻R3另一端与二极管D2正极电连接，所述二极管D2负极与MOS管Q1的漏极电连接。4.根据权利要求1
‑
3任意一项所述的一种高速脉冲输出占空比控制电路，其特征在于，还包括电压监控电路，所述电压监控电路与加...

【专利技术属性】
技术研发人员：王智鹏，欧新木，黄继波，吕进之，魏龙强，
申请(专利权)人：福州富昌维控电子科技有限公司，
类型：新型
国别省市：