一种基于开关电容的伪电阻矫正电路制造技术

本发明专利技术涉及模拟集成电路技术领域，公开了一种基于开关电容的伪电阻矫正电路，通过开关电容矫正电路产生一基准电阻，其阻值大小仅与开关电容的电容值和开关的频率有关，使用并联转串联的电路设计方案以及电压积分器将控制电压提取来控制伪电阻，可以得到阻值为基准电阻XYZ倍的伪电阻，该伪电阻阻值精确可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有提高。提高。提高。

【技术实现步骤摘要】
一种基于开关电容的伪电阻矫正电路


[0001]本专利技术涉及模拟集成电路
，具体涉及一种基于开关电容的伪电阻矫正电路。

技术介绍

[0002]近年来模拟集成电路的飞速发展和生物医疗市场的不断扩大，使得将电路设计与生物医疗融合成为了不可逆转的趋势。在各类可穿戴生理信号检测设备中，为了抑制电极的失调电压，会设计具备带通特性的生理信号采集放大器，而为了形成极低的高通截至频率(对于ECG采集需低于0.67Hz)常需要一个极大的电容或电阻，通常会使用片外器件来实现，不利于提高集成度，因此，对于生物医疗电路使用片上器件实现极低的高通截至频率十分重要。
[0003]实现片上极低的高通截至频率常用的方法可分为：1、使用大电阻直接构成放大器的反馈网络，通过与该电阻并联的电容构成带通特性，2、使用直流伺服环路(DC servo loop简称DSL)对输出信号进行积分将其反馈回输入来实现。但因为DSL中仍然需要构成一个极低频率的积分器，故仍需要实现片上的大电阻或是大电容。
[0004]对于芯片上有限的面积，实现片上大电容将会浪费大量的芯片面积，提高设计成本，因此片上实现一个G(109)欧姆级别的电阻是更加合理的选择。为了实现这样的电阻，传统的方法有开关电容电阻(switch capacitor简称SC)，占空比可调电阻(duty cycle resistor简称DCR)和伪电阻(pseudo resistor简称PR)。使用SC和DCR的方法，片上最高可以实现几个G欧姆的电阻，但是这样的电阻值仍然较小，为了达到指定的高通截止频率仍需要片上实现100pF量级的电容，造成面积的浪费，而使用PR可以达到几个T欧姆的电阻，但是阻值不可控且会随工艺，电源电压和温度(process,voltage and temperature简称PVT)以及器件两端电压差发生变化，从而降低了放大器的线性度。
[0005]自2003年提出将伪电阻技术应用于生物医疗领域，发展出了多种伪电阻的矫正技术来实现阻值可控并提高对PVT的鲁棒性。使用数模转换器为伪电阻提供偏置电压虽然可以做到阻值可控且线性度较好，但是其阻值对于PVT的鲁棒性较差。使用与绝对温度成正比的电流源来偏置伪电阻可以做到阻值精确可控且具备好的PVT鲁棒性，但其只能工作在设定的工作点附近，输出信号的线性区域小。

技术实现思路

[0006]本专利技术的目的，为了同时解决上述现有伪电阻矫正电路PVT鲁棒性差，输出信号线性区域小与阻值不能精确控制的问题，提出一种低功耗，小面积可多伪电阻复用的基于开关电容的伪电阻矫正电路，采用并联转串联的电路设计，该伪电阻阻值可调，对PVT波动的鲁棒性好，线性度相比传统伪电阻有上升。
[0007]本专利技术具体采用以下技术方案实现：
[0008]一种基于开关电容的伪电阻矫正电路，包括开关电容矫正环路、电压积分器和电
平转换模块；其特点在于，所述的开关电容矫正环路产生一基准电阻，所述的电压积分器将控制电压提取，并通过电平转模模块来控制伪电阻，得到阻值为基准电阻XYZ倍的伪电阻。
[0009]所述的基准电阻的阻值大小仅与开关电容的电容值和开关的频率有关，与PVT的波动无关。
[0010]所述的开关电容矫正环路包括开关电容、反馈环路和X:1的电流镜；
[0011]所述的开关电容由两个首尾相连CMOS开关和第一电容构成，两个CMOS开关相连的中间节点与第一电容的一端相连，该第一电容的另一端接地，两个CMOS开关的两个端口分别与恒定电位和电流镜流过X倍电流的端口相连；控制两个CMOS开关的导通与关闭的信号由额外的控制电路产生；
[0012]所述的反馈环路由第一运算放大器和Y个并联的P型金属氧化物半导体场效应晶体管组成；
[0013]所述的电流镜由沟道长度相同宽度比为X:1的第一P型晶体管和第二P型晶体管组成，所述的第一P型晶体管的栅极与第一P型晶体管的漏级相连构成二极管连接，产生的电压用来控制两个P型晶体管的栅极电压，所述的第一P型晶体管的漏极与所述的开关电容的一个CMOS开关的外端口相连，所述的第二p型晶体管的漏栅与反馈环路中Y个并联的P型晶体管的源极相连，该Y个并联的P型晶体管的体端与源极相连，每个P型晶体管的漏级均连接到一恒定电位；并联的Y个P型晶体管的栅极电压由所述的第一运算放大器的输出控制，该第一运算放大器的正输入端口与电流镜流过X倍电流的端口相连，该第一运算放大器的负输入端口与电流镜流过1倍电流的端口相连。
[0014]所述的电压积分器是对所述的开关电容矫正环路的一个工作周期内并联的Y个P型晶体管的栅源电压进行积分，并输出一个周期内栅源电压的平均值；由复位，采样和积分三种工作状态，不同工作状态之间的状态切换信号由额外的控制电路产生。
[0015]所述的电平转换模块由四个开关和第二电容构成，有采样和矫正两个工作状态：
[0016]采样工作状态：当所述的电压积分器输出稳定后，采样电压积分器相对于恒定电位的输出电压，并将该输出电压保存到第二电容上；
[0017]矫正工作状态：将第二电容)上的输出电压施加到所述的伪电阻的栅源电容上，通过该电压来矫正伪电阻的栅源电压的平均值，达到矫正伪电阻阻值的目的。
[0018]所述的伪电阻包括Z个串联的P型晶体管和连接在该P型晶体管的栅极与源极之间的栅源电容，该栅源电容用来保存电压，其充放电由所述的电平转换模块控制，该电压可用来实时控制伪电阻的阻值。
[0019]所述的Y个P型金属氧化物半导体场效应晶体管和Z个P型晶体管的尺寸相同。
[0020]本专利技术有益的技术效果在于：
[0021]采用开关电容矫正环路和并联转串联的电路设计方案，将伪电阻的阻值放大到开关电容阻值的XYZ倍，且伪电阻的阻值可调，并提高了伪电阻对PVT的鲁棒性，伪电阻的栅源电压不会随着伪电阻两端的电压变化，提高电阻的线性度。
附图说明
[0022]图1是本专利技术基于开关电容的伪电阻矫正电路的结构框架示意图；
[0023]图2是本专利技术基于开关电容的伪电阻矫正电路的电路示意图；
[0024]图3是本专利技术中伪电阻的电路示意图；
[0025]图4是本专利技术基于开关电容的伪电阻矫正电路的工作时序示意图；
[0026]图5是本专利技术中第一运算放大器、第二运算放大器以及第三运算放大器的结构示意图；
[0027]图6是伪电阻阻值与控制信号频率的关系；
[0028]图7是不同温度和三种工艺角(tt,ff,ss)下，矫正伪电阻与传统伪电阻阻值变化的比较示意图；
[0029]图8是不同电源电压和三种工艺角(tt,ff,ss)下，矫正伪电阻与传统伪电阻阻值变化的比较示意图；
[0030]图9是矫正伪电阻与传统伪电阻线性度的比较示意图。
具体实施方式
[0031]下面结合附图及较佳实施例详细说明本专利技术的详细内容，但不应以此限制本专利技术的保护范围。
[0032]如图1所示，本专利技术提供了一种基于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于开关电容的伪电阻矫正电路，包括开关电容矫正环路(1)、电压积分器(2)和电平转换模块(3)；其特征在于，所述的开关电容矫正环路(1)产生一基准电阻，所述的电压积分器(2)将控制电压提取，并通过电平转模模块(3)来控制伪电阻(4)，得到阻值为基准电阻XYZ倍的伪电阻。2.根据权利要求1所述的基于开关电容的伪电阻矫正电路，其特征在于，所述的基准电阻的阻值大小与开关电容的电容值和开关的频率有关，与PVT的波动无关。3.根据权利要求1或2所述的基于开关电容的伪电阻矫正电路，其特征在于，所述的开关电容矫正环路(1)包括开关电容(11)、反馈环路(12)和X:1的电流镜(13)；所述的开关电容(11)由两个首尾相连CMOS开关和第一电容(C)构成，两个CMOS开关相连的中间节点与第一电容(C)的一端相连，该第一电容(C)的另一端接地，两个CMOS开关的两个端口分别与恒定电位(Vcm)和电流镜(13)流过X倍电流的端口相连；控制两个CMOS开关的导通与关闭的信号由额外的控制电路产生；所述的反馈环路(12)由第一运算放大器(op1)和Y个并联的P型金属氧化物半导体场效应晶体管(M
p1
…
M
py
)组成；所述的电流镜(13)由沟道长度相同宽度比为X:1的第一P型晶体管(M1)和第二P型晶体管(M2)组成，所述的第一P型晶体管(M1)的栅极与第一P型晶体管(M1)的漏级相连构成二极管连接，产生的电压用来控制两个P型晶体管的栅极电压，所述的第一P型晶体管(M1)的漏极与所述的开关电容(11)的一个CMOS开关的外端口相连，所述的第二p型晶体管(M2)的漏栅与反馈环路(12)中Y个并联的P型晶体管的源极相连，该Y个并联的P型晶体管的体端与源极相连，每个P型晶体管的漏级均连接到一恒定电位(Vcm)；并联的Y个P型晶体管的栅极电压由所述的第一运算放大器(op1)的输出控制，该第一运算放大器(op1)的正输入端口与电流镜(13)流过X倍电流的端口相连，该第一运算放大器(op1)的负输入端口与电流镜(13)流过1倍电流的...

【专利技术属性】
技术研发人员：陈铭易，郝禹植，李永福，陈威富，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：