一种基于存储器的分时共享系统及其方法技术方案

本发明专利技术公开了一种基于存储器的分时共享系统及其方法，包括ＣＰＵ、一个或一个以上外设控制部分、数量与外设控制部分个数相等的分时共享信息交换模块，分时共享信息交换模块包括信号切换单元Ａ、存储器１、存储器２以及切换信号ａ；切换信号ａ与信号切换单元Ａ连接，其状态由ＣＰＵ控制，信号切换单元Ａ根据不同的状态实现ＣＰＵ、外设控制部分与存储器１、存储器２的不同逻辑连接关系，使ＣＰＵ与外设通过交换挂接存储、存储器２的方式来实现数据的传输。在数据传输过程中，ＣＰＵ与外设可同时读／写挂接到各自的存储器而互不影响，且ＣＰＵ不暂停现行程序，数据传输效率高，ＣＰＵ利用率高。

【技术实现步骤摘要】

本专利技术涉及微处理器系统中，各个模块之间的连接方式及其数据传输技术，尤其是。
技术介绍
现有的微处理器系统一般采用总线方式进行各个模块间的数据传输，通过系统总线结构CPU与外设间的数据I/O操作方式可由查询、中断、直接存储器访问方式(DMA方式)实现。一、查询方式查询方式，又称异步传输方式，CPU检测相应设备的状态，只有当状态信号符合要求时，CPU才能进行相应的输入/输出操作。如图1所示，微处理器启动I/O设备后，CPU需要不停地查询外设是否准备好，准备好就通过系统总线11在CPU控制下交换数据。期间CPU运行查询程序，不能执行别的操作，是效率最低的方式，查询方式的流程如图2所示。当系统有多个I/O设备进行输入/输出操作时，微处理器需要按照一定次序或优先级轮流查询这些I/O设备的状态，当某个I/O设备准备就绪时，就完成这个I/O设备的输入或输出操作。由于微处理器需要轮流查询多个I/O设备的状态，所以当某个设备准备就绪时，微处理器不一定及时响应，特别在I/O设备速度较快时，问题更加严重，所以查询方式的实时性也较差，通常只适合慢速设备的输入/输出操作。二、中断方式尽管查询方式的实现本文档来自技高网...

【技术保护点】
一种基于存储器的分时共享系统，包括ＣＰＵ、一个或一个以上外设控制部分，其特征在于：还包括数量与外设控制部分个数相等的分时共享信息交换模块，所述的分时共享信息交换模块包括信号切换单元（Ａ）、存储器（１）、存储器（２）以及切换信号（ａ），信号切换单元（Ａ）分别与ＣＰＵ、外设控制部分、切换信号（ａ）、存储器（１）及存储器（２）连接，由ＣＰＵ控制切换信号（ａ）的不同状态来驱动信号切换单元（Ａ）实现ＣＰＵ、外设控制部分与存储器（１）、存储器（２）之间的不同逻辑连接关系。

【技术特征摘要】
1.一种基于存储器的分时共享系统，包括CPU、一个或一个以上外设控制部分，其特征在于还包括数量与外设控制部分个数相等的分时共享信息交换模块，所述的分时共享信息交换模块包括信号切换单元(A)、存储器(1)、存储器(2)以及切换信号(a)，信号切换单元(A)分别与CPU、外设控制部分、切换信号(a)、存储器(1)及存储器(2)连接，由CPU控制切换信号(a)的不同状态来驱动信号切换单元(A)实现CPU、外设控制部分与存储器(1)、存储器(2)之间的不同逻辑连接关系。2.根据权利要求1所述的一种基于存储器的分时共享系统，其特征在于所述的不同逻辑连接关系为逻辑上CPU与存储器(1)连接、外设控制部分与存储器(2)连接，或者逻辑上CPU与存储器(2)连接、外设控制部分与存储器(1)连接。3.根据权利要求1所述的一种基于存储器的分时共享系统，其特征在于还包括从CPU、一个与从CPU连接的分时共享信息交换模块，其中分时共享模块包括信号切换单元(B)、存储器(3)、存储器(4)以及切换信号(b)，信号切换单元(B)与从CPU连接，由CPU控制切换信号(b)的不同状态来驱动信号切换单元(B)实现CPU、从CPU与存储器(3)、存储器(4)之间的不同逻辑连接关系。4.根据权利要求1或3所述的一种基于存储器的分时共享系统，其特征在...

【专利技术属性】
技术研发人员：伍康文，
申请(专利权)人：广州市鸿芯微电子有限公司，
类型：发明
国别省市：81[中国|广州]