一种半导体器件及其可靠性验证方法技术

技术编号:28426101 阅读:42 留言:0更新日期:2021-05-11 18:34
本申请所提供的一种半导体器件及其可靠性验证方法,该半导体器件包括:至少两个芯片、框架以及引脚,其中,所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接;本申请可以同时将多种塑封料塑封在同一个器件,一个器件验证了多种塑封料,增加塑封料与芯片验证组合方式,对于任何一种芯片与各种塑封料匹配情况可以同步验证,并且可以同时验证多种芯片漏电情况,通过不同组合来验证长期漏电增长问题,使得研发周期、成本和效率方面具有更好的研发竞争力。

【技术实现步骤摘要】
一种半导体器件及其可靠性验证方法
本申请涉及塑封
,尤其是涉及一种半导体器件及其可靠性验证方法。
技术介绍
目前研发阶段,对于塑封器件,通过HTRB可靠性实验验证塑封料与芯片匹配情况,只能通过注塑或灌胶一种塑封料进行匹配验证,且只能单一验证一种芯片与塑封料匹配情况。而且对于长期漏电增长验证无法通过现有的实验分析手段检测,无法对漏电增长根本原因进行排查验证,导致研发成本大,验证周期长。因此,亟需一种半导体器件、塑封方法及可靠性验证方法,解决芯片与各种塑封料匹配情况,及多种芯片漏电情况无法同时验证的问题。
技术实现思路
针对现有技术的不足,本申请提供一种半导体器件、塑封方法及可靠性验证方法,以解决现有技术中解决芯片与各种塑封料匹配情况无法同步验证,而且对于长期漏电增长验证无法通过现有的实验分析手段检测的问题。为解决上述技术问题,第一方面,本申请提供一种半导体器件,包括:至少两个芯片、框架以及引脚,其中,所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接。优选的,所述芯片底部与所述框架连接,芯片顶部通过导线与第二引脚连接。优选的,所述框架为两排四列的格子结构,八个芯片分别设置于框架的八个格子内。优选的,所述框架为两排四列的格子结构,所述格子内的芯片为相同或不同型号。优选的,还包括用于封装每个所述格子内芯片的塑封部。r>优选的,所述塑封部通过分别向每个所述格子内灌胶或者注塑相同或不同的塑封料而形成。优选的,所述框架包括用于承载芯片的底板、环绕在所述底板四周的侧板和用于形成所述格子的间隔件,所述间隔件的两端分别与所述侧板相连,所述间隔件的一侧与所述底板相连。优选的,所述框架为一体式冲压成型的铜框架。第二方面,本申请提供一种半导体器件的塑封方法,包括以下步骤:将框架加工成具有至少两个格子的格子结构,形成多个独立的芯片焊接区域;将芯片焊接在框架上;将第一引脚焊接在框架上,将框架格子内的各芯片引出导线与第二引脚连接;将多个芯片焊接区域分别进行灌胶或者注塑成型。优选的,所述芯片底部与所述框架连接,芯片顶部通过导线与第二引脚连接。优选的,所述框架为两排四列的格子结构,八个芯片分别焊接于框架的八个格子内。优选的,所述框架的每个格子内焊接一个相同或不同型号芯片。优选的,所述芯片焊接区域灌胶或者注塑相同或者不同的塑封料。优选的,所述框架包括用于承载芯片的底板、环绕在所述底板四周的侧板和用于形成所述格子的间隔件,所述间隔件的两端分别与所述侧板相连,所述间隔件的一侧与所述底板相连。优选的,所述框架为一体式冲压成型的铜框架。第三方面,本申请提供一种用于上述半导体器件的可靠性验证方法,包括:将半导体器件的第一引脚作为共阴极,并向其施加正向电压;将半导体器件的第二引脚分别作为阳极以接收输出信号,输出信号分别为对应芯片的漏电信息;通过漏电信息反馈半导体器件漏电趋势。与现有技术相比,本申请具有如下有益效果:1、与传统方案相比,本申请通过设计特殊框架使每个芯片独立开来,可以同时将多种芯片与塑封料塑封在同一个器件内,解决芯片的一次性塑封问题。2、在芯片独立的基础上,可匹配多种塑封料,一个器件验证了多种塑封料,增加塑封料与芯片验证组合方式,保持原封装方案对于塑封料与芯片匹配度验证的同时增加了以上优势,使得验证塑封料与芯片匹配的周期、成本大幅减小,加大研发效率;3、本申请采用了特殊框架在HTRB可靠性实验验证技术,对于任何一种芯片与各种塑封料匹配情况可以同步验证,并且可以同时验证多种芯片漏电情况,解决芯片与不同塑封料的匹配情况及多种芯片漏电情况验证问题,提供一种验证长期漏电增长研究手段,对研发有指导性方向,缩短研发周期,大大降低研发成本。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。图1为现有技术所提供的一种半导体器件结构示意图;图2为本申请实施例所提供的一种半导体器件结构示意图;图3为本申请实施例所提供的一种半导体器件的塑封方法的流程图;图4为本申请实施例所提供的一种半导体器件的塑封HTRB验证的流程图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。名词解释:HTRB:HighTemperatureReverseBias,高温反相偏压试验,即在高温条件下(酸洗芯片,老化的环境温度为125℃;玻璃钝化芯片,环境温度为150℃;肖特基芯片环境温度为100℃),持续提供80%规格的反向电压。在长时间的(48/96/168小时)工作下,要求试验样品的反向漏电流能在范围值内保持稳定。研发阶段,一般采用HTRB(高温反偏)验证器件的可靠性,检测器件漏电信息,从而验证塑封料与芯片的匹配度。请参考图1,图1为现有技术所提供的一种半导体器件结构示意图,该半导体器件包括:芯片及框架,所述框架向外引出三个引脚,所述芯片为两个且分别焊接在框架内,两芯片通过导线分别与两引脚连接。现有半导体器件在进行HTRB实验时,将芯片连接的引脚即图1中引脚1和引脚2作为半阳极接收输出信号,将另一引脚作为共阴极施加正向电压,输出信号即为对应芯片的漏电信息,通过漏电情况判断整个HTRB实验过程漏电趋势。由于现有半导体器件只能通过注塑或灌胶一种塑封料与其内的芯片进行匹配验证,无法实现多种芯片与各种塑封料匹配情况同步验证,也无法同时验证多种芯片漏电情况。请参考图2,图2为本申请实施例所提供的一种半导体器件结构示意图,该半导体器件200包括:至少两个芯片201、框架202以及引脚203,其中,所述框架202为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片201,所述引脚203包括第一引脚203A和第二引脚203B,所述第一引脚203A与框架202相连,所述第二引脚203B通过导线204与格子内的芯片201连接。具体的,第一引脚203A为共阴极的引脚,是直接与框架202相连的,第二引脚203B是与框架202分离,第二引脚203B通过导线204与格子内的芯片201相连。第一引脚203A可由框架的中间位置向外引出且与框架202本文档来自技高网...

【技术保护点】
1.一种半导体器件,其特征在于,包括:/n至少两个芯片、框架以及引脚,其中,/n所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,/n所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接。/n

【技术特征摘要】
1.一种半导体器件,其特征在于,包括:
至少两个芯片、框架以及引脚,其中,
所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,
所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接。


2.根据权利要求1所述的半导体器件,其特征在于,所述芯片底部与所述框架连接,芯片顶部通过导线与第二引脚连接。


3.根据权利要求1所述的半导体器件,其特征在于,所述框架为两排四列的格子结构,八个芯片分别设置于框架的八个格子内。


4.根据权利要求1所述的半导体器件,其特征在于,所述格子内的芯片为相同或不同型号。


5.根据权利要求1所述的半导体器件,其特征在于,还包括用于封装每个所述格子内芯片的塑封部。


6.根据权利要求5所述的半导体器件,其特征在于,所述塑封部通过分别向每个所述格子内灌胶或者注塑相同或不同的塑封料而形成。


7.根据权利要求...

【专利技术属性】
技术研发人员:陈治中廖童佳王华辉史波
申请(专利权)人:珠海格力电器股份有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1