计算机硬件功能激活及禁止设定电路制造技术

一种计算机硬件功能激活及禁止设定电路可搭配至一硬件元件，且该硬件元件具有一特定功能的激活端，对该硬件元件的特定功能提供一激活／禁止设定功能，该计算机硬件功能激活及禁止设定电路包括：一电路基板、一第一焊垫、一第二焊垫、一第三焊垫、一第一电阻器以及一第二电阻器；本发明专利技术仅需要用３个焊垫（现有技术则需要利用至少４个焊垫），让使用者选择性地搭接一逻辑高电位激活电阻器或一逻辑低电位激活电阻器到该ＢＩＯＳ芯片，激活或禁止该ＢＩＯＳ芯片的一项特定功能；本发明专利技术可让ＢＩＯＳ芯片所在的计算机主板在具体实施上使用更小面积的电路布局空间，使计算机主机板做得更轻薄短小。

【技术实现步骤摘要】

本专利技术是关于一种计算机硬件电路技术，特别是关于一种计算机硬件功能激活及禁止设定电路。
技术介绍
计算机制造厂商在制造计算机产品的过程中，通常需要对计算机产品的BIOS(Basic Input/Output System)基本输出入系统)进行数据写入程序，借此将BIOS程序码写入到BIOS芯片(例如闪存)。在具体实施上，计算机主板上的BIOS芯片通常设置有一写入功能激活端(即芯片接脚)。当硬件电路工程师对BIOS芯片进行数据写入程序时，即可将该写入功能激活端搭接到一逻辑高电位激活电阻器(pull-up resistor)，并将该逻辑高电位激活电阻器连接到一系统电压，即可通过该逻辑高电位激活电阻器，将BIOS芯片的写入功能激活端设定至逻辑高电位状态，激活该BIOS芯片的写入功能。反之，当写入程序完成之后，硬件电路工程师即可将该逻辑高电位激活电阻器移除，并将该写入功能激活端改为搭接至一逻辑低电位激活电阻器(pull-downresistor)，并将该逻辑低电位激活电阻器接地，即可通过该逻辑低电位激活电阻器将BIOS芯片的写入功能激活端设定到逻辑低电位状态，禁止该BIOS芯片的写入功能。请参阅图1，它是一常用的计算机硬件功能激活及禁止设定电路100的布局形态示意图。如图所示，此常用的计算机硬件功能激活及禁止设定电路100搭配至一BIOS芯片10，且该BIOS芯片10具有一写入功能激活端(BIOS_WE)11。在结构上，此常用的计算机硬件功能激活及禁止设定电路100包括一电路基板110和4个焊垫一第一焊垫121、一第二焊垫122、一第三焊垫123和一第四焊垫124；其中第一焊垫121是连接至一系统电压(+V3S)；第二焊垫122和第三焊垫123是共同连接至该BIOS芯片10的写入功能激活端(BIOS_WE)11；第四焊垫124则是接地(GND)。当硬件电路工程师要对该BIOS芯片10进行一数据写入程序时，即可将第一电阻器130搭接至第一焊垫121和第二焊垫122之间，且于此同时第三焊垫123和第四焊垫124之间则不搭接上任何电阻器，令该系统电压+V3S可通过该第一电阻器130将该BIOS芯片10的写入功能激活端(BIOS_WE)11设定至逻辑高电位状态，也就是令第一电阻器130作用是一逻辑高电位激活电阻器(pull-up resistor)，激活该BIOS芯片10的写入功能。当上述数据写入程序完成之后，硬件电路工程师即可将第一电阻器130移除，并将一第二电阻器140搭接至第三焊垫123和第四焊垫124之间，该BIOS芯片10的写入功能激活端(BIOS_WE)11可通过此第二电阻器140连接至接地端(GND)，借此将该写入功能激活端(BIOS_WE)11设定至逻辑低电位状态，也就是令第二电阻器140作用是一逻辑低电位激活电阻器(pull-down resistor)，禁止该BIOS芯片10的写入功能。然而上述常用的计算机硬件功能激活及禁止设定电路在具体实施上的一项缺点在于，由于其具有4个焊垫，因此会较多地占用该BIOS芯片10所在计算机主板上的电路布局空间。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种计算机硬件功能激活及禁止设定电路，与现有技术相比占用更小面积的电路布局空间，使计算机主板做得更为轻薄短小。本专利技术的计算机硬件功能激活及禁止设定电路是应用在例如搭配至一硬件元件，例如计算机主板上的BIOS(Basic Input/Output System)芯片，使用者可选择性地将BIOS芯片搭接至一逻辑高电位激活电阻器(pull-up resistor)或一逻辑低电位激活电阻器(pull-down resistor)，借此激活或禁止BIOS芯片具有的一特定功能，例如BIOS芯片的数据写入功能。在结构上，本专利技术的计算机硬件功能激活及禁止设定电路包括一电路基板；一第一焊垫，设置在该电路基板上，连接到该硬件元件的特定功能激活端；一第二焊垫，设置在该电路基板上，连接至一系统电压；一第三焊垫，设置在该电路基板上，连接至一接地端；一第一电阻器，选择性地搭接在该第一焊垫和该第二焊垫之间，该系统电压可通过它将该硬件元件的特定功能激活端设定到一逻辑高电位状态；以及一第二电阻器，选择性地搭接在该第一焊垫和该第三焊垫之间，令该硬件元件的特定功能激活端可通过它连接到该接地端，被设定为一逻辑低电位状态。本专利技术的计算机硬件功能激活及禁止设定电路仅需要用3个焊垫(现有技术则需要利用至少4个焊垫)，让使用者选择性地搭接一逻辑高电位激活电阻器或一逻辑低电位激活电阻器到该BIOS芯片，借以激活或禁止该BIOS芯片的一项特定功能，例如数据写入功能。本专利技术让该BIOS芯片所在的计算机主板在具体实施上可使用更小面积的电路布局空间，使计算机主板做得更为轻薄短小。附图说明图1是现有计算机硬件功能激活及禁止设定电路的布局形态示意图；图2是本专利技术计算机硬件功能激活及禁止设定电路的应用方式示意图；图3A是本专利技术的计算机硬件功能激活及禁止设定电路的实施例示意图；图3B是本专利技术的计算机硬件功能激活及禁止设定电路的另一实施例示意图；图4A是本专利技术的计算机硬件功能激活及禁止设定电路将BIOS芯片设定为激活状态时的电阻器连接方式示意图；以及图4B是本专利技术的计算机硬件功能激活及禁止设定电路将BIOS芯片设定为禁止状态时的电阻器连接方式示意图。具体实施例方式实施例请参阅图2，它是本专利技术计算机硬件功能激活及禁止设定电路200的应用方式示意图。如图所示，本专利技术的计算机硬件功能激活及禁止设定电路200在实际应用上例如搭配至一硬件元件，例如计算机主板上的BIOS(Basic Input/Output System)芯片10，该BIOS芯片10具有一特定功能的激活设定端，例如写入功能的激活端(BIOS_WE)11，使用者通过本专利技术的计算机硬件功能激活及禁止设定电路200激活或禁止该BIOS芯片10的写入功能。图3A和图3B是本专利技术的计算机硬件功能激活及禁止设定电路200两个不同的实施例。如图所示，本专利技术的计算机硬件功能激活及禁止设定电路200包括(a)一电路基板210；(b)一第一焊垫221；(c)一第二焊垫222；(d)一第三焊垫223；(e)一第一电阻器230；以及(f)一第二电阻器240。在图3A所示的实施例中，第一焊垫221、第二焊垫222和第三焊垫223大致在该电路基板210上形成一直线布局；图3B所示的另一实施例中，第一焊垫221、第二焊垫222和第三焊垫223则大致在该电路基板210上形成一L型布局。电路基板210可以是一独立分离的印刷电路板或该BIOS芯片10所在计算机主机电路板(附图未标出)的一部分；它设置上述第一焊垫221、第二焊垫222和第三焊垫223；其中该第一焊垫221是连接到该BIOS芯片10的写入功能激活端(BIOS_WE)11；该第二焊垫222是连接到一系统电压(+V3S)；该第三焊垫223则是连接到一接地端(GND)。使用者可将第一电阻器230选择性地搭接在该第一焊垫221和第二焊垫222之间，作为一逻辑高电位激活电阻器(pull-up resistor)，令该系统电压(+V3S)可通过此第一电阻器230将该BIOS芯本文档来自技高网...

【技术保护点】
一种计算机硬件功能激活及禁止设定电路可搭配至一硬件元件，且该硬件元件具有一特定功能的激活端，对该硬件元件的该项特定功能提供一激活／禁止设定功能，其特征在于，该计算机硬件功能激活及禁止设定电路包括：一电路基板；一第一焊垫，设置 在该电路基板上，连接到该硬件元件的特定功能激活端；一第二焊垫，设置在该电路基板上，连接到一系统电压；一第三焊垫，设置在该电路基板上，连接到一接地端；一第一电阻器，选择性地搭接在该第一焊垫和该第二焊垫之间，该系统电压可 通过它将该硬件元件的特定功能激活端设定到一逻辑高电位状态；以及一第二电阻器，选择性地搭接在该第一焊垫和该第三焊垫之间，令该硬件元件的特定功能激活端可通过它连接到该接地端，被设定为一逻辑低电位状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩冰，杨淑敏，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]