【技术实现步骤摘要】
半导体装置以及半导体集成电路
本公开的实施例涉及半导体
，更具体地，涉及半导体装置以及相应的半导体集成电路。
技术介绍
在半导体集成电路中通常都需要电压基准和电流基准。该基准通常与电源和工艺无关，但是与温度具有确定的关系。在大多数应用中，基准与温度的关系可以采用三种形式，即与绝对温度成正比、常数Gm特性(一些晶体管的跨导保持常数)或者与温度无关。目前，可以通过采用所谓“带隙”技术的半导体装置来产生这种电压基准和电流基准。在这种半导体装置中，MOS(Metal-Oxide-Semiconductor金属-氧化物-半导体)晶体管通常具有相对固定的工作电压。然而，该半导体装置在使用中可能被施加不同的电源电压，由此该半导体装置中的MOS晶体管可能因此承受变化浮动的电压。MOS晶体管所承受的这种变化的电压可能与其自身的工作电压并不匹配，这会带来一些不利的影响。例如，在采用0.11μm低压工艺生产的这种半导体装置中，如果用5V的电源电压对该半导体装置供电时，高于有效工作电压的电压可能被施加到MOS晶体管(例如有效工作电压为...
【技术保护点】
1.一种半导体装置，包括：/n第一参考电位(V1)和第二参考电位(V2)，所述第二参考电位(V2)高于所述第一参考电位(V1)；/n第一电流支路(110、210)，包括依次耦合在所述第一参考电位(V1)与所述第二参考电位(V2)之间的第一NMOS晶体管(NM1)和第一PMOS晶体管(PM1)；以及/n第二电流支路(120、220)，包括依次耦合在所述第一参考电位(V1)与所述第二参考电位(V2)之间的第二NMOS晶体管(NM2)和第二PMOS晶体管(PM2)，所述第一NMOS晶体管(NM1)的栅极和所述第二NMOS晶体管(NM2)的栅极彼此耦合并且耦合到所述第一NMOS晶体...
【技术特征摘要】
1.一种半导体装置，包括：
第一参考电位(V1)和第二参考电位(V2)，所述第二参考电位(V2)高于所述第一参考电位(V1)；
第一电流支路(110、210)，包括依次耦合在所述第一参考电位(V1)与所述第二参考电位(V2)之间的第一NMOS晶体管(NM1)和第一PMOS晶体管(PM1)；以及
第二电流支路(120、220)，包括依次耦合在所述第一参考电位(V1)与所述第二参考电位(V2)之间的第二NMOS晶体管(NM2)和第二PMOS晶体管(PM2)，所述第一NMOS晶体管(NM1)的栅极和所述第二NMOS晶体管(NM2)的栅极彼此耦合并且耦合到所述第一NMOS晶体管(NM1)的漏极，以及所述第一PMOS晶体管(PM1)的栅极和所述第二PMOS晶体管(PM2)的栅极彼此耦合并且耦合到所述第二PMOS晶体管(PM2)的漏极，
其中所述第二电流支路(120、220)还包括耦合在所述第二NMOS晶体管(NM2)的漏极与所述第二PMOS晶体管(PM2)的漏极之间的第三NMOS晶体管(NM3)，所述第三NMOS晶体管(NM3)的栅极被耦合到第一偏置电位(V3)，所述第一偏置电位(V3)与所述第一参考电位(V1)之间的电位差保持固定。
2.根据权利要求1所述的半导体装置，其中所述第一电流支路(110)还包括耦合在所述第一NMOS晶体管(NM1)的漏极与所述第一PMOS晶体管(PM1)的漏极之间的第三PMOS晶体管(PM3)，所述第三PMOS晶体管(PM3)的栅极被耦合到第二偏置电位(V4)，所述第二参考电位(V2)与所述第二偏置电位(V4)之间的电位差保持固定。
3.根据权利要求1所述的半导体装置，其中所述第一电流支路(110、210)还包括耦合在所述第一NMOS晶体管(NM1)的源极与所述第一参考电位(V1)之间的第一双极结型晶体管(T1)，所述第二电流支路(120、220)还包括依次耦合在所述第二NMOS晶体管(NM2)的源极与所述第一参考电位(V1)之间的第一电阻器(R1)和第二双极结型晶体管(T2)，并且所述第一双极结型晶体管(T1)的基极耦合到所述第二双极结型晶体管(T2)的基极并且耦合到所述第一参考电位(V1)。
4.根据权利要求3所述的半导体装置，其中所述第一电流支路(210)还包括耦合在所述第一NMOS晶体管(NM1)的漏极与所述第一PMOS晶体管(PM1)的漏极之间的第三PMOS晶体管(PM3)，所述第三PMOS晶体管(PM3)的源极被耦合到所述第三NMOS晶体管(NM3)的栅极，并且所述第三PMOS晶体管(PM3)的栅极被耦合到所述第一NMOS晶体管(NM1)的源极。
<...
【专利技术属性】
技术研发人员：肖云钞，陈建章，
申请(专利权)人：杭州晶华微电子股份有限公司，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。