异质结功率器件及其制作方法技术

本发明专利技术公开了一种异质结功率器件及其制作方法，主要解决现有氮化镓基器件存在电流崩塌现象和击穿电压低的问题，其包括：衬底(1)、过渡层(2)、势垒层(3)、源槽(7)、漏槽(8)、源极(9)、漏接触(10)、浮岛金属(11)、漏岛金属(12)、栅极(14)和钝化层(16)。势垒层上从左到右依次设有栅岛(4)、浮岛(5)和漏岛(6)；浮岛(5)由2n‑1个独立P型半导体块组成，漏岛(6)由m个P型半导体长方体块组成，每个长方体块之间设有凹槽(13)；该凹槽的内部、前后及右侧均淀积有金属，形成肖特基接触(15)。本发明专利技术能抑制电流崩塌，提高击穿电压，正向阻断与反向阻断好，可用于电力电子系统的基本器件。

【技术实现步骤摘要】
异质结功率器件及其制作方法
本专利技术属于微电子
，特别涉及一种异质结功率器件，可用于作为电力电子系统的基本器件。技术背景电力电子系统广泛应用于航空航天、工业设备、电动汽车、家用电器等众多领域，功率器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。当前，Si基、GaAs基半导体功率器件性能已逼近其理论极限。为了能突破当前半导体功率器件的研发瓶颈，进一步提升功率系统的性能，异质结功率器件凭借耐高温性能好、开关速度快、导通电阻低、工作频率高、耐高压的优势,脱颖而出，能满足下一代功率电子装备对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求，具有广阔的应用前景。传统GaN基HEMT功率器件是基于GaN基异质结结构，其包括：衬底1、过渡层2、势垒层3、栅柱5和保护层8；势垒层3上面的左侧淀积有源极5，势垒层3上面右侧淀积有漏极6，源极5和漏极6之间的势垒层3上面外延有P型层4，P型层4上淀积有栅极7，保护层8完全覆盖势垒层3、P型层4、源极5、漏极6和栅极7以上的区域，如图1所示。在传统GaN基HEMT功率器件工作时，器件栅极与漏极之间的半导体中电场分布极不均匀，栅极靠近漏极附近会形成极高的电场，导致器件发生电流崩塌等可靠性问题，严重影响器件的实际应用，参见TrappingEffectsonLeakageandCurrentCollapseinAlGaN/GaNHEMTs,ElectronicMaterials,2020,49(10):5687-5697。为了有效抑制电流崩塌效应，研究者们开展了众多富有成效的研究与探索。LiuJing等人通过在GaN基功率器件引入势垒层局部凹槽结构，降低了栅边缘漏侧的电场峰值，在20V漏压应力偏置下，有效抑制了电流崩塌效应，参见CurrentcollapsesuppressioninAlGaN/GaNhighelectronmobilitytransistorwithgroovestructure,ActaPhys.Sin,2019(24)248501。但是凹槽的引入会损失部分二维电子气，导致器件导通电阻增大。为了改善器件特性，T.Nishitani等人采用栅-源双场板结构，通过场板削弱栅极靠近漏极边缘电场，在100V漏极偏置下有效抑制了电流崩塌，参见ImprovedCurrentCollapseinAlGaN/GaNMOSHEMTswithdualField-Plates,IEEEInternationalMeetingforFutureofElectronDevices,Kansai(IMFEDK),21-22June2018。然而，场板结构会增加器件电容，进而衰减器件的频率特性。ShengGao等人在器件中引入NiOX/SiNX或Al2O3/SiNX钝化层，在200V应力偏置下有效抑制了电流崩塌，参见BreakdownEnhancementandCurrentCollapseSuppressioninAlGaN/GaNHEMTbyNiOx/SiNxandAl2O3/SiNxasGateDielectricLayerandPassivationLayer.IEEEElectronDeviceLetters,2019,40(12):1921-1924。但是钝化工艺的重复性较差，且只能在相对低的偏置电压下抑制电流崩塌，当器件处于高压偏置时，电流崩塌依然非常严重。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提供一种异质结功率器件及其制作方法，以抑制器件的电流崩塌效应，提升器件的击穿电压，减小器件的正向开启压降，提高器件的可靠性。为实现上述目的，本专利技术的技术方案是这样实现的：1.一种异质结功率器件，自下而上包括：衬底1、过渡层2和势垒层3，势垒层3的左侧边缘设有源槽7，其上部淀积有源极9，势垒层3的右侧边缘设有漏槽8，其上部淀积有漏接触10，势垒层3的上部设有栅岛4，其上部淀积有栅极14，其特征在于：所述栅岛4右边的势垒层3上依次设有浮岛5和漏岛6，浮岛5的上部淀积有浮岛金属11，漏岛6的上部淀积有漏岛金属12；所述浮岛5包括2n-1个大小相同的独立P型半导体块，且以第n个独立P型半导体块为中心呈左右对应放置，n≥1；所述漏岛6的高度与栅岛4的高度g相同，其包括m个P型半导体长方体块，所有相邻的两个P型半导体长方体块之间均设有相同的凹槽13，即凹槽的个数为m-1个，m≥2；所述凹槽13的内部、前后及右侧均淀积有肖特基接触15，其部分覆盖前后的漏岛6和右侧的漏接触10；所述势垒层3、栅岛4、浮岛5、漏岛6、源极9、漏接触10、浮岛金属11、栅极14和肖特基接触15的上部均包裹钝化层16。作为优选，所述衬底1采用蓝宝石或碳化硅或硅或石墨烯材料；所述势垒层3的高度h为5～100nm。作为优选，所述浮岛5中每个独立P型半导体块的宽度t、高度f均相同，t取值为0.2～10μm，f取值为1～400nm，且f小于栅岛4的高度g；各独立P型半导体块的掺杂浓度均为4×1015～5×1020cm-3。作为优选，所述浮岛5以第n个独立P型半导体块为中心，其左侧的第一个独立P型半导体块与栅岛4的间距为M1，第二个独立P型半导体块与第一个独立P型半导体块的间距为M2，以此类推，左侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为Mn，且0.1μm≤M1<M2<...<Mn≤10μm；在第n个独立P型半导体块右侧，其第1个独立P型半导体块与漏岛6的间距为N1，第2个独立P型半导体块与第1个独立P型半导体块的间距为N2，以此类推，右侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为Nn，且0.1μm≤N1<N2<...<Nn≤10μm，n≥1。作为优选，所述漏岛6和栅岛4的高度g均为5～500nm，其中每个P型半导体长方体块的长度a均为0.1μm～40μm，宽度b均为0.2μm～50μm，其间距j均为0.1μm～40μm；各P型半导体长方体块的掺杂浓度均为4×1015～5×1020cm-3。作为优选，所述浮岛金属11和漏岛金属12相同，均采用多层金属组合，且最下层金属的功函数小于或等于5eV。作为优选，所述凹槽13中每个凹槽的宽度c均为0.2μm～10μm，长度d均为0.1μm～40μm，且d≤j，深度e均为1～150nm。2.一种制作异质结功率器件的方法，其特征在于，包括如下步骤：A)在衬底1上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～9μm的过渡层2；B)在过渡层2上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为5～100nm的势垒层3；C)在势垒层3上采用金属有机物化学气相淀积技术外延P型GaN半导体材料，形成厚度为5～500nm、掺杂浓度为本文档来自技高网...

【技术保护点】
1.一种异质结功率器件，自下而上包括：衬底(1)、过渡层(2)和势垒层(3)，势垒层(3)的左侧边缘设有源槽(7)，其上部淀积有源极(9)，势垒层(3)的右侧边缘设有漏槽(8)，其上部淀积有漏接触(10)，势垒层(3)的上部设有栅岛(4)，其上部淀积有栅极(14)，其特征在于：/n所述栅岛(4)右边的势垒层(3)上依次设有浮岛(5)和漏岛(6)，浮岛(5)的上部淀积有浮岛金属(11)，漏岛(6)的上部淀积有漏岛金属(12)；/n所述浮岛(5)包括2n-1个大小相同的独立P型半导体块，且以第n个独立P型半导体块为中心呈左右对应放置，n≥1；/n所述漏岛(6)的高度与栅岛(4)的高度g相同，其包括m个P型半导体长方体块，所有相邻的两个P型半导体长方体块之间均设有相同的凹槽(13)，即凹槽的个数为m-1个，m≥2；/n所述凹槽(13)的内部、前后及右侧均淀积有肖特基接触(15)，其部分覆盖前后的漏岛(6)和右侧的漏接触(10)；/n所述势垒层(3)、栅岛(4)、浮岛(5)、漏岛(6)、源极(9)、漏接触(10)、浮岛金属(11)、栅极(14)和肖特基接触(15)的上部均包裹钝化层(16)。/n...

【技术特征摘要】
1.一种异质结功率器件，自下而上包括：衬底(1)、过渡层(2)和势垒层(3)，势垒层(3)的左侧边缘设有源槽(7)，其上部淀积有源极(9)，势垒层(3)的右侧边缘设有漏槽(8)，其上部淀积有漏接触(10)，势垒层(3)的上部设有栅岛(4)，其上部淀积有栅极(14)，其特征在于：
所述栅岛(4)右边的势垒层(3)上依次设有浮岛(5)和漏岛(6)，浮岛(5)的上部淀积有浮岛金属(11)，漏岛(6)的上部淀积有漏岛金属(12)；
所述浮岛(5)包括2n-1个大小相同的独立P型半导体块，且以第n个独立P型半导体块为中心呈左右对应放置，n≥1；
所述漏岛(6)的高度与栅岛(4)的高度g相同，其包括m个P型半导体长方体块，所有相邻的两个P型半导体长方体块之间均设有相同的凹槽(13)，即凹槽的个数为m-1个，m≥2；
所述凹槽(13)的内部、前后及右侧均淀积有肖特基接触(15)，其部分覆盖前后的漏岛(6)和右侧的漏接触(10)；
所述势垒层(3)、栅岛(4)、浮岛(5)、漏岛(6)、源极(9)、漏接触(10)、浮岛金属(11)、栅极(14)和肖特基接触(15)的上部均包裹钝化层(16)。


2.根据权利要求1所述的器件，其特征在于：
所述衬底(1)采用蓝宝石或碳化硅或硅或石墨烯材料；
所述势垒层(3)的高度h为5～100nm。


3.根据权利要求1所述的器件，其特征在于，所述浮岛(5)中每个独立P型半导体块的宽度t、高度f均相同，t取值为0.2～10μm，f取值为1～400nm，且f小于栅岛(4)的高度g；各独立P型半导体块的掺杂浓度均为4×1015～5×1020cm-3。


4.根据权利要求1所述的器件，其特征在于，所述浮岛(5)以第n个独立P型半导体块为中心，其左侧的第一个独立P型半导体块与栅岛(4)的间距为M1，第二个独立P型半导体块与第一个独立P型半导体块的间距为M2，以此类推，左侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为Mn，且0.1μm≤M1<M2<...<Mn≤10μm；在第n个独立P型半导体块右侧，其第1个独立P型半导体块与漏岛(6)的间距为N1，第2个独立P型半导体块与第1个独立P型半导体块的间距为N2，以此类推，右侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为Nn，且0.1μm≤N1<N2<...<Nn≤10μm，n≥1。


5.根据权利要求1所述的器件，其特征在于，所述漏岛(6)和栅岛(4)的高度g均为5～500nm，其中每个P型半导体长方体块的长度a均为0.1μm～40μm，宽度b均为0.2μm～50μm，其间距j均为0.1μm～40μm；各P型半导体长方体块的掺杂浓度均为4×1015～5×1020cm-3。


6.根据权利要求1所述的器件，其特征在于，所述浮岛金属(11)和漏岛金属(12)相同，均采用多层金属组合，且最下层金属的功函数小于或等于5eV。


7.根据权利要求1所述的器件，其特征在于，所述凹槽(13)中每个凹槽的宽度c均为0.2μm～10μm，长度d均为0.1μm～40μm，且d≤j，深度e均为1～150nm。


8.一种制作异质结功率器件的方法，其特征在于，包括如下步骤：
A)在衬底(1)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～9μm的过渡层(2)；
B)在...

【专利技术属性】
技术研发人员：毛维，刘晓雨，杨翠，杜鸣，高北鸾，王海永，马佩军，赵胜雷，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61