一种浮点数据转换装置和方法制造方法及图纸

本发明专利技术公开了一种浮点数据转换装置和方法。其装置包括相互连接的物理寄存器堆和浮点运算部件；物理寄存器堆包括第一浮点寄存器，用于存储扩展双精度浮点数据的符号位和阶；第二浮点寄存器，用于存储扩展双精度浮点数据的尾数部分；第三浮点寄存器，用于存储双精度浮点数据；浮点运算部件，包括转换模块，用于进行扩展双精度浮点数据和双精度浮点数据之间的相互转换。其方便虚拟机进行二进制翻译工作，提高虚拟机效率，增强处理器兼容性。

【技术实现步骤摘要】

本专利技术涉及微处理器
，特别是涉及一种微处理器中浮点数据转换 装置和方法。
技术介绍
中央处理器(CPU)简称微处理器，是计算机的核心单元。微处理器采用的指令集、设计规范(体系结构)是计算机的首要特征，它决定了计算机需要 采用的外围设备和应用软件的类型。当今世界比较流行的两大体系结构分别为以MIPS公司的MIPS32/64为 代表的精简指令集计算机(Reduced Instruction Set Computing, RISC)体系结 构和以Intel公司的X86为代表的复杂指令集计算机(Complex Instruction Set Computing, CISC)体系结构。CISC处理器指令数量繁多， 一些指令可执行 相当复杂的功能， 一般需要许多时钟周期来执行；RISC处理器使用较少数量 的可用指令，以更高的速率执行一组更简单的功能。而采用不同的体系结构的 处理器上运行的程序软件需要针对处理器的体系结构专门编写，X86上的应用 软件通常不能在MIPS (MIPS公司按照他们制定的体系结构设计生产的计算 机通称为MIPS体系结构计算机)体系结构的计算机上运行，即常说的不本文档来自技高网...

【技术保护点】
一种浮点数据转换装置，包括相互连接的物理寄存器堆和浮点运算部件，其特征在于：所述物理寄存器堆包括第一浮点寄存器，第二浮点寄存器，第三浮点寄存器，其中：所述第一浮点寄存器，用于存储扩展双精度浮点数据的符号位和阶；所述第 二浮点寄存器，用于存储扩展双精度浮点数据的尾数部分；所述第三浮点寄存器，用于存储双精度浮点数据；所述浮点运算部件，包括转换模块，用于进行扩展双精度浮点数据和双精度浮点数据之间的相互转换。

【技术特征摘要】
1、一种浮点数据转换装置，包括相互连接的物理寄存器堆和浮点运算部件，其特征在于所述物理寄存器堆包括第一浮点寄存器，第二浮点寄存器，第三浮点寄存器，其中所述第一浮点寄存器，用于存储扩展双精度浮点数据的符号位和阶；所述第二浮点寄存器，用于存储扩展双精度浮点数据的尾数部分；所述第三浮点寄存器，用于存储双精度浮点数据；所述浮点运算部件，包括转换模块，用于进行扩展双精度浮点数据和双精度浮点数据之间的相互转换。2、 根据权利要求1所述的浮点数据转换装置，其特征在于，所述扩展双 精度浮点数据为80位浮点数据；所述双精度浮点数据为64位浮点数据；所述扩展双精度浮点数据的符号位和阶，占用所述第一浮点寄存器的低 16位；所述扩展双精度浮点数据的尾数部分，占用所述所二浮点寄存器的64位。3、 根据权利要求1或2所述的浮点数据转换装置，其特征在于，所述装 置为一精简指令集计算机处理器；所述扩展双精度浮点数据为复杂指令集计算机处理器的80位扩展双精度 浮点数据。4、 根据权利要求3所述的浮点数据转换装置，其特征在于，所述第一浮 点寄存器，第二浮点寄存器，第三浮点寄存器为MIPS指令集的精简指令集计 算机处理器32个通用浮点寄存器中动态选用的任意三个通用寄存器。5、 一种浮点数据转换方法，其特征在于，包括下列步骤步骤A，把内存中的扩展双精度浮点数据划分为符号位和阶，以及尾数部 分，分别存储到不同的第一浮点寄存器和第二浮点寄存器中，通过浮点运算部 件转换为双精度浮点数据，并存储到第三浮点寄存器中；步骤B，把浮点寄存器中的双精度浮点数据提取符号位与阶，以及尾数部 分，通过浮点运算部件转换成扩展双精度浮点数据的符号位与阶，以及扩展双 精度浮点数据的尾数部分，并分别存储在第一浮点寄存器和第二浮点寄存器 中，得到扩展双精度浮点数据。6、 根据权利要求5所述的浮点数据转换方法，其特征在于，所述步骤A 包括下列步骤步骤A1，将内存中的80位扩展双精度浮点数据，分为符号位和阶，以及尾数部分；步骤A2，第一浮点寄存器中存放80位扩展双精度...

【专利技术属性】
技术研发人员：刘哲源，段玮，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]