数据处理装置制造方法及图纸

在具有存放多个命令列的主存储装置和执行主存储装置传输的命令列的处理器的数据处理装置中，处理器具备：命令ＲＡＭ，该命令ＲＡＭ存放被主存储装置传输的命令列；配置地址设定部，该配置地址设定部设定命令ＲＡＭ的存储器空间上的配置地址；命令取出控制部，该命令取出控制部根据配置地址设定部设定的配置地址，判定命令取出存取的存取对象空间，按照判定结果，对于主存储装置及命令ＲＡＭ中的某一个进行存取。上述配置地址设定部，设定配置地址，以便使被命令ＲＡＭ存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令ＲＡＭ上的配置地址重复。

【技术实现步骤摘要】

本专利技术涉及具备将快速存储器等存储的命令列，传输给RAM (Random Access Memory)执行命令的处理器的数据处理装置。
技术介绍
微型计算机等的处理器，往往具备相对于主存储装置及ROM (Read Only Memory)等主存储装置而言比较高速而且小容量的RAM (称作命 令RAM)，釆用以命令列单位将主存储装置存储的程序，适当传输给命令 RAM后执行的结构。这样，能够在可以进行高速动作的RAM上，执行大 小不受命令RAM的容量的制约的程序，能够提高处理性能(这种技术往往 被称作覆盖技术(overlay technique))。在上述处理器中，例如如图ll所示，在命令RAM的地址中，在某个 时刻T1，存放命令列P1的命令C1;在某个时刻T2，存放命令列P2的命 令C2。可是，在调试微型计算机等处理器执行的程序时，通常釆用设定断开 点(breakpoint)停止执行程序的手法。该手法，例如在把要停止执行的命 令的地址，设定成调试装置的规定的地址同时，逐次比较被寄存器设定的 地址与处理器要执行的命令的地址，两者一致时，产生中断信号，停止执 行命令。可是，对于使用覆盖技术的处理器，在现有技术的调试手法中，对于 被命令RAM传输的命令列，即使设定成要停止执行的命令的地址，也在下 一个命令列被命令RAM传输后，设定的地址成为无意义之物。因此，过了 多个命令列后就难以调试。例如如图11所示，分析用被命令RAM存放的命令列P1的命令C1(假 设被地址A存放)使其断开时的情况。这时，作为断开点，在寄存器中设定地址A，程序计数器(PC)的值，和设定的断开点(地址A) —致时断开。可是，在命令列P1之前，先执行命令列P2时，命令C2就被置换成命 令C1的地址A，因此，被用命令列P2的命令C2断开。就是说，在偏离期 望的地方，错误地产生断开。与此不同，有的使用被标识符识别的多个程序代码，设置存放该程序 代码中被执行的程序代码的命令RAM，和存储被命令RAM存放的程序代 码的标识符的变量区域，在命令RAM的内容和变量区域的内容一致时断开 (例如参照JP特开2003-345624号公报)。可是，如上所述，在使用标识符的处理器中，存在以下问题。首先，用硬件安装保持识别信息的存储区域时，不仅由于存储区域而 使硬件增加，而且还需要给程序计数器(PC)和断开点的比较逻辑，追加 检查RAM上的命令列的识别信息的逻辑。因此，更加成为增加硬件的要因。另外，因为需要操作识别信息的软件处理，所以成为增加处理时间的 要因。
技术实现思路
本专利技术就是针对上述问题研制的，其目的在于提供能够一边抑制硬件 的增加， 一边利用现有技术的调试装置及调试器，调试程序。为了解决所述课题，本专利技术的一种样态，其特征在于，是具有存放多个命令列的主存储装置和执行所述主存储装置传输的命 令列的处理器的数据处理装置，所述处理器，具备命令RAM，该命令RAM存放被所述主存储装置传输的命令列； 配置地址设定部，该配置地址设定部设定所述命令RAM的存储器空间 上的配置地址，以便使被所述命令RAM存放的命令列的存储器空间上的配 置地址，不与其它的命令列的命令RAM上的配置地址重复；命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设 定的配置地址的信息——配置地址信息，判定命令取出存取的存取对象空 间，按照判定结果，对于所述主存储装置及所述命令RAM中的某一个进行存取。 附图说明图1是表示第1实施方式涉及的数据处理装置100的结构的方框图。 图2是表示处理器120的简要结构的方框图。图3是为了讲述数据处理装置100的动作而绘制的流程图。 图4是表示第1实施方式中的命令列的配置的图形。 图5是表示第1实施方式的变形例涉及的配置地址设定部122的结构 的方框图。图6是为了讲述第2实施方式涉及的数据处理装置的动作而绘制的流 程图。图7是表示第2实施方式中的命令列的配置的图形。 图8是表示第2实施方式的变形例涉及的配置地址设定部122的结构 的方框图。图9是表示第2实施方式涉及的处理器200的简要结构的方框图。 图10是表示第3实施方式的变形例涉及的处理器300的结构的方框图。 图11是表示现有技术的数据处理装置中的命令列的配置的一个例子的 图形。具体实施例方式下面，参照附图，讲述本专利技术的实施方式。此外，在以下的各实施方 式及各变形例的讲述中，对于和讲述过的构成要素具有同样功能的构成要 素，赋予相同的符号，不再赘述。 《专利技术的第l实施方式》图1是表示本专利技术的第1实施方式涉及的数据处理装置100的结构的 方框图。数据处理装置100，如图1所示，具备主存储装置110、处理器120、 DMA控制器130 (DMA是Direct Memory Access的縮略语。另夕卜，在图中， 简记为DMAC (Direct Memory Access Controller))及调试装置140。另夕卜， 主存储装置110、处理器120及DMA控制器130，通过总线150做媒介， 连接在一起。主存储装置110，存放多个命令列(程序)。主存储装置110，具体地 说，能够由快速存储器(FlashMemory)等构成。处理器120，执行由主存储装置IIO传输的命令列的各命令。图2是表 示处理器120的简要结构的方框图。处理器120，如图2所示，内置命令 RAM121、配置地址设定部122、命令取出控制部123。命令RAM121，保持由主存储装置110传输的命令列。具体地说，命 令RAM121，与主存储装置110相比，用比较高的速度而且小容量的RAM1 构成。配置地址设定部122，设定命令RAM121的存储器空间上的配置地址。 详细地说，配置地址设定部122，在由主存储装置110向命令RAM121传 输命令列的工序中，实施设定命令RAM121的存储器空间上的配置地址的 工序(后文讲述的步骤STOOl)，以便使传输的命令列的命令RAM121上的 地址(执行命令列的地址)，不与其它的命令列的命令RAM121上的配置地 址重复。命令取出控制部123，根据表示配置地址设定部122设定的配置地址的 信息(配置地址信息S1)，判定命令取出存取的存取对象空间，按照判定结 果，对存取对象的存储器(在这里是主存储装置110或命令RAM121)进 行存取。DMA控制器130,控制主存储装置110和命令RAM121之间的数据传输。调试装置140，与处理器120连接，调试程序。具体地说，调试装置 140具备设定要停止执行的命令的地址的寄存器，作为调试功能之一，逐次 比较寄存器设定的地址和处理器120要执行的命令的地址，两者一致时， 产生中断信号，使处理器120停止执行命令。在由主存储装置110向命令RAM121传输命令列后执行命令列的覆盖 步骤中，数据处理装置100按照图3所示的流程图进行动作。在步骤ST001中，配置地址设定部122，设定命令RAM121的存储器 空间上的配置地址，以便使传输的命令列的命令RAM121上的地址(执行 命令列的地址)，不与其它的命令列的命令RAM121上的配置地址重复。在步骤ST002中，处理器120控制DMA控制器130，向存取对象的存储器(命令RAM121)配置命令列。这本文档来自技高网...

【技术保护点】
一种数据处理装置，具有存放多个命令列的主存储装置和执行由所述主存储装置传输来的命令列的处理器，其特征在于，所述处理器，具备：命令ＲＡＭ，该命令ＲＡＭ存放由所述主存储装置传输来的命令列；配置地址设定部，该配置地址设定部设定所述命令ＲＡＭ的存储器空间上的配置地址，使所述命令ＲＡＭ中存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令ＲＡＭ上的配置地址重复；命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设定的配置地址的信息即配置地址信息，判定命令取出存取的存取对象空间，并按照判定结果，对于所述主存储装置及所述命令ＲＡＭ中的某一个进行存取。

【技术特征摘要】
JP 2006-12-1 2006-3255651、一种数据处理装置，具有存放多个命令列的主存储装置和执行由所述主存储装置传输来的命令列的处理器，其特征在于，所述处理器，具备命令RAM，该命令RAM存放由所述主存储装置传输来的命令列；配置地址设定部，该配置地址设定部设定所述命令RAM的存储器空间上的配置地址，使所述命令RAM中存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令RAM上的配置地址重复；命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设定的配置地址的信息即配置地址信息，判定命令取出存取的存取对象空间，并按照判定结果，对于所述主存储装置及所述命令RAM中的某一个进行存取。2、 如权利要求1所述的数据处理装置，其特征在于所述配置地址 设定部，将与被传输的命令列的所述主存储装置上的地址相同的地址，设 定为所述命令RAM的配置地址。3、 如权利要求1所述的数据处理装置，其特征在于所述配置地址设定部，具备开始地址设定寄存器，该开始地址设定寄存器设定配置所述命令RAM的区域的前头的地址；和存储器尺寸设定寄存器，该存储器尺寸设定寄存器设定配置所述命令RAM的区域的容量，所述配置地址设定部，在从由所述开始地址设定寄存器设定的地址开 始的、由所述存储器尺寸设定寄存器设定的容量部分的区域，设定所述命 令RAM的存储器空间上的配置地址。4、 如权利要求1所述的数据处理装置，其特征在于所述配置地址 ...

【专利技术属性】
技术研发人员：樋口浩太朗，宫地信哉，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]