光探测器芯片阵列及其制备方法技术

本发明专利技术涉及探测设备技术领域，公开了一种光探测器芯片阵列和光探测器芯片阵列的制备方法。光探测器芯片阵列包括：多个雪崩光探测器芯片单元，雪崩光探测器芯片单元包括光敏面和电极层；电极层包括电极环和电极焊盘，电极环围绕光敏面设置，电极焊盘与电极环电连接；多个光敏面呈直线线阵排布，相邻两个光敏面之间具有间隔间距。本发明专利技术实施例提供的光探测器芯片阵列通过将多个光敏面呈直线线阵排布，且相邻两个光敏面之间具有间隔间距，从而有效地提升了激光雷达的探测分辨率，并且由于直接采用雪崩光探测器芯片组成阵列，也大大缩小了采用器件组装空间，从而有效的解决了激光探测分辨率差、雪崩光探测器集成芯片体积大的问题。

【技术实现步骤摘要】
光探测器芯片阵列及其制备方法
本专利技术涉及探测设备
，尤其涉及一种光探测器芯片阵列和光探测器芯片阵列的制备方法。
技术介绍
雪崩光电二极管(APD)是一种利用内光电效应和雪崩倍增效应实现光信号的探测和信号放大的器件，其核心结构是PN结。雪崩光探测器芯片由于其具有光探测倍增的作用，通常应用于对微弱光信号的探测，也是目前激光雷达、轨道交通等智能设备用于弱光信号检测的主要光探测接收芯片。现有技术中的激光雷达探测技术，如图1所示，通常采用的是单颗雪崩光探测器芯片，或者是由单颗APD雪崩光探测器芯片封装的TO器件拼装组合成阵列芯片进行探测。然而现有技术中的单颗芯片用于激光雷达很难实现多线探测，如果需要达到实用级的50线，或者更高分辨率的300线激光雷达探测，单颗雪崩光探测器芯片是无法达到的。而如果采用多只TO进行封装组合的方案，又存在体积大，费用高的问题，并且多只TO封装组合还存在芯片间距无法保证的问题。
技术实现思路
为了解决更高分辨率的激光雷达探测和减少光探测器芯片阵列体积的技术问题，本专利技术提供了一种光本文档来自技高网...

【技术保护点】
1.一种光探测器芯片阵列，其特征在于，包括：多个雪崩光探测器芯片单元，所述雪崩光探测器芯片单元包括光敏面和电极层；所述电极层包括电极环和电极焊盘，所述电极环围绕所述光敏面设置，所述电极焊盘与所述电极环电连接；多个所述光敏面呈直线线阵排布，相邻两个所述光敏面之间具有间隔间距。/n

【技术特征摘要】
1.一种光探测器芯片阵列，其特征在于，包括：多个雪崩光探测器芯片单元，所述雪崩光探测器芯片单元包括光敏面和电极层；所述电极层包括电极环和电极焊盘，所述电极环围绕所述光敏面设置，所述电极焊盘与所述电极环电连接；多个所述光敏面呈直线线阵排布，相邻两个所述光敏面之间具有间隔间距。


2.根据权利要求1所述的光探测器芯片阵列，其特征在于，所述间隔间距为d，d的取值范围为5μm<d<50μm。


3.根据权利要求1所述的光探测器芯片阵列，其特征在于，所述多个雪崩光探测器芯片单元的同一底面为负电极。


4.根据权利要求1所述的光探测器芯片阵列，其特征在于，两个所述雪崩光探测器芯片单元之间的击穿电压的差值小于或等于1V。


5.一种光探测器芯片阵列的制备方法，其特征在于，用于制备如权利要求1至4任一项所述的光探测器芯片阵列，包括以下步骤：
在衬底上形成外延结构；
在所述外延结构上形成扩散阻挡介质膜；
光刻所述扩散阻挡介质膜，形成多个扩散区窗口；
光刻所述多个扩散区窗口，形成二次扩散区；
对所述二次扩散区进行扩散，形成扩散掺杂区；
在所述扩散阻挡介质膜上形成增...

【专利技术属性】
技术研发人员：杨彦伟，刘宏亮，邹颜，张续朋，
申请(专利权)人：芯思杰技术深圳股份有限公司，
类型：发明
国别省市：广东;44