具有分离串行模块的处理器阵列制造技术

处理器阵列具有处理器元件（２）和连接到处理器元件（２）可由处理器元件（２）并行存取的存储器（４）。分离的串行模块（３０）提供例如查询表模块（３０）形式的附加功能。串行模块（３）处理串行输入到模块（３０）的数据行。利用适当的编程步骤能够并行地在处理器元件（２）中继续进行处理。

【技术实现步骤摘要】
【国外来华专利技术】本专利技术涉及处理器阵列，尤其但不排他地涉及具有分离串行模块的单指令多数据(SIMD)数据处理器阵列，尤其但不排他地涉及查询表(LUT)模块，还涉及处理器阵列的操作方法和用于操作该处理器阵列的计算机程序。在SIMD处理阵列中，多个处理元件(PE)的每一个都接收来自共同指令流的相同指令，并基于对该处理元件唯一的数据来执行该指令，其中该数据可以被称为本地数据(local data)。这种处理阵列适用于高度重复性的任务，即同时在多个数据项上实施同样的操作，这例如会发生在图像处理领域。图1示出了经典的SIMD阵列，其具有多个处理元件2和一个由各元件共享的存储器4。指令输入6并行地为所有处理元件提供指令，也就是说所有元件执行同样的指令。然而这些元件确实是并行地存取存储器4中的不同数据。然而，当处理操作依赖于数据，例如当执行查询表操作时，SIMD处理阵列并不是特别高效。在这种情况下，如果查询表被存储在存储器4中，那么每个处理器需要同时存取该存储器的不同部分，这样由于试图顺序存取而降低了性能。因此，在某些体系结构中，特别是在SIMD体系结构中，查询表操作在功能上计算，其可能需要非常大量的指令。解决这一问题的一种方法在US6,665,768(Redford)中有所描述。在该方法中，一个内存条(memory bank)由多个处理器进行存取。然而，这样做的缺点是查询表的多个副本被存储在多个内存条中。这多个内存条可以由处理元件并行地存取。每个处理元件具有能够选择其中一个内存条的识别值，因此提高了速度。WO2005/017765(Philips)中描述了一种改进的处理查询表的处理阵列。这种处理阵列的简化版以简化的形式示于图2。每个处理元件2都具有算术逻辑单元10和多个专用于该处理元件2的存储元件12。处理元件具有系数输入14和共同的指令输入6，以及内部累加器16。-->每个处理元件还包括各种多路复用器和算术逻辑单元，为了简洁起见从图2中将其省略。可以通过在指令输入上提供适当的指令以及在系数输入上提供索引以便将累加器中的数据存储在由系数输入14索引的存储元件中，从而将数据项存储在处理元件2的其中一个存储元件12上。相反地，能够将数据从由系数输入索引的存储元件载入到累加器中。来自由系数输入14索引的存储元件12的数据还能够与累加器16中数据相乘。WO2005/017765中描述了将正确数据载入用于查询表操作的存储元件中的多种可替换方式。在数据被载入之后，累加器16中的数据可被用作索引，以便选择其中一个存储元件并将存储在相应存储元件中的数据直接输出或者输出到内部寄存器。因此，WO2005/017765中的处理阵列能够以三种方式运行。第一，就普通的阵列器件而言，每个处理元件都能够基于广播指令，在本地数据上执行同样的指令。第二，每个处理元件都能够在本地数据上执行同样的指令，但是在系数输入上提供不同的系数。第三，每个处理元件都能够执行查询表中确定的功能。WO2005/017765中的处理阵列因此能够提供如下优点，SIMD处理在依赖于数据的处理操作中性能得到改善。然而，按照图2所示的配置为每个处理元件提供本地存储器与按照图1所示配置的跨越更多处理器的普通宽存储器相比，需要多得多的硅面积(silicon area)。并且，这样增加的复杂度需要在每个处理元件中有更多的开销(overhead)，诸如地址解码器。这种复杂度意味着利用间接寻址的SIMD器件可能会相当昂贵。并且，在并行查询表操作的特定情况下，需要将查询表存储在每个处理元件的存储器中。实际上，不可能为了能够存储大的查询表而为每个处理元件提供足够的存储位置。对于添加到并行处理阵列上的其它类型的附加处理也可能发生同样的问题。因此，仍然需要改进的用于提供附加功能的并行处理阵列。根据本专利技术，提供了一种处理器阵列，包括：多个处理器元件，用于并行处理数据行；-->可由多个处理器元件并行存取的存储器；具有串行输入和输出的串行模块，用于对在串行输入上输入的数据行实施处理操作以便修改数据行，并且在串行输出上输出结果作为修改的数据行；和用于从处理器元件和存储器向串行模块串行输入串行地提供数据行，以及在处理操作之后将修改的数据行从串行输出返回到处理器元件和存储器的装置。该串行模块可以是查询表模块。在实施例中，用于提供数据行的装置是连接到串行输入和串行输出的直接存储器存取控制器，用于直接存取存储器中的数据行并将处理操作的结果直接存储在存储器中，使得模块能够执行处理操作，同时该处理继续在处理元件中进行。在可替换实施例中，用于提供数据行的装置包括至少包括一个移位寄存器的移位寄存器单元，该移位寄存器单元具有串行输出和串行输入，串行输入连接到串行模块的串行输出，串行输出连接到串行模块的串行输入，其中存储器能够并行地存取移位寄存器中的数据。处理器阵列特别地可以是单指令集多数据(SIMD)处理器阵列。可替换地，本专利技术可应用到其它多处理器配置中，包括例如多指令集多数据(MIMD)处理器阵列，或者运行在锁步(lockstep)模式下的超长指令字(VLIW)处理器。另一方面，本专利技术涉及具有多个处理器元件、可由多个处理器元件并行存取的存储器和串行模块的处理器阵列的操作方法，该方法包括：利用多个处理器元件处理数据行；当在处理器元件中处理数据行期间，从处理元件和存储器向串行模块串行地发送下一数据行；对串行模块中的下一数据行执行处理操作，生成修改的下一数据行；将修改的下一数据行从串行模块返回到处理元件和存储器；并且重复所述步骤，利用处理器元件依次处理每个数据行，同时在串行模块中对下一数据行执行处理操作。-->这样实现了流水线操作。另一方面，本专利技术还涉及配置为使得处理器阵列执行如上所述方法的计算机程序代码，其中所述处理器阵列具有多个处理器元件、可由多个处理器元件并行存取的存储器和附加的串行模块。为了更好地理解本专利技术，各实施例将完全通过例子，参照附图来进行描述，其中：图1示出现有技术的SIMD阵列；图2示出另一个现有技术的SIMD阵列；图3示出根据本专利技术第一实施例的处理器阵列；图4示出利用图3的处理器阵列的方法流程图；图5示出可替换实施例；和图6示出另一种可替换实施例。参照图3，根据本专利技术的处理器阵列包括多个处本文档来自技高网...

【技术保护点】
一种处理器阵列，包括：　　　　多个处理器元件（２），用于并行处理数据行；　　　　可由多个处理器元件（２）并行存取的存储器（４）；　　　　具有串行输入和输出（３４，３６）的串行模块（３０），用于对在串行输入（３４）输入的数据行实施处理操作以便修改该数据行，并且在串行输出（３６）上输出结果作为修改的数据行。　　　　用于从处理器元件（２）和存储器（４）向串行输入（３４）串行地提供数据行，以及在处理操作之后将修改的数据行从串行输出（３６）返回到处理器元件（２）和存储器（４）的装置（３９，５１）。

【技术特征摘要】
【国外来华专利技术】EP 2005-9-5 05108126.31、一种处理器阵列，包括：
多个处理器元件(2)，用于并行处理数据行；
可由多个处理器元件(2)并行存取的存储器(4)；
具有串行输入和输出(34，36)的串行模块(30)，用于对在串行
输入(34)输入的数据行实施处理操作以便修改该数据行，并且在串
行输出(36)上输出结果作为修改的数据行。
用于从处理器元件(2)和存储器(4)向串行输入(34)串行地
提供数据行，以及在处理操作之后将修改的数据行从串行输出(36)
返回到处理器元件(2)和存储器(4)的装置(39，51)。
2、根据权利要求1所述的处理器阵列，其中串行模块(30)是查
询表模块，查询表操作、霍夫曼、算术或游程编码模块，或者允许有
条件地存取数据的条件存取模块。
3、根据权利要求2所述的处理器阵列，其中串行模块(30)是查
询表模块(30)，所述查询表模块(30)被配置为执行查询表操作作
为处理操作。
4、根据前面任意一项权利要求所述的处理器阵列，其中该处理器
阵列被配置为：
并行地使用多个处理器元件(2)，依次处理每个数据行；
当在处理器元件(2)中处理数据行期间，在串行模块(30)中对
下一数据行执行处理操作，使得修改的数据行在处理器元件(2)需要
该修改的数据行之前返回。
5、根据前面任意一项权利要求所述的处理器阵列，其中该处理器
阵列被配置为通过下列方式处理多个数据行：
确定(40)用于查询表操作的第k个数据行；
指示(42)对所确定的第k个数据行进行处理操作；
处理对前面第(k-1)个数据行执行的处理操作的结果(44)；以及
重复确定、指示和处理步骤(46，48)，直到所有数据行都已经被
处理。
6、根据前面任意一项权利要求所述的处理器阵列，其中用于提供
数据行的装置(39)是直接存储器存取控制器(39)，用于直接存取
存储器(4)中的数据行，并将处理操作的结果直接存储到存储器(4)
中，其中直接存储器存取控制器(39)被连接到串行模块(30)的串
行输入(34)，还被连接到串行模块(30)的串行输出(36)，使得
串行模块(30)能够对串行输入的数据行执行处理操作，同时继续在
处理元件(2)中进行处理。

【专利技术属性】
技术研发人员：RP克莱霍斯特，AA阿博，V乔德哈里，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]