通过将处理器架构事件算为ＰＭＵ的因素来优化功率使用制造技术

通过将处理器架构事件算为ＰＭＵ的因素来优化功率使用。公开了一种监视架构事件的方法和装置。各架构事件经由推入总线机制被链接在一起，而其中每个架构事件都具有指定的时隙。每个核内都存在推入总线的至少一个分支。推入总线的每个分支都可以用所有的架构事件监视一个核。由推入总线从各事件收集的全部数据随后被发送给功率控制单元。

【技术实现步骤摘要】
专利技术信息处理器功耗已经变为近些年来所面临的主要问题。当前的多核架构处理器设计趋势减轻了功耗方面的压力。然而，功耗仍然会随着所设计的核的数量线性增长。近来技术的发展已经提供了进一步优化功耗的新机遇。然而，这些技术仍然具有诸多缺点。更具体地，当前新技术内，OS并不理解工作负荷如何在硬件内中有效地运行以及硬件内关联的功耗。第二，OS交互的反应很慢。第三，当前OS不控制每核性能功率状态。最后，turbo模式仅接受热和传感器反馈，它并不考虑各核更高的性能要求。附图简述本专利技术的各特征将从以下在附图中示出的对较佳实施例的描述中变得显而易见，在附图中类似的编号通常在各附图中都指代相同的部分。附图不必按比例绘出，而是重点示出本专利技术的各原理。图1示出了根据本专利技术一个实施例对PCU的热传感器和架构事件连接的图示。图2示出了根据本专利技术一个实施例的一种架构事件功率控制器的方法的流程图。图3是根据本专利技术实施例的计算机系统的框图。图4是根据本专利技术一个实施本文档来自技高网...

【技术保护点】
一种处理器，包括：用以检测架构事件是否已在核内出现的总线；以及响应于所述架构事件的出现引起一功率序列的功率单元。

【技术特征摘要】
US 2006-12-29 11/618,4771.一种处理器，包括：
用以检测架构事件是否已在核内出现的总线；以及
响应于所述架构事件的出现引起一功率序列的功率单元。
2.如权利要求1所述的处理器，其特征在于，所述架构事件是EMON计
数器。
3.如权利要求1所述的处理器，其特征在于，所述功率单元是为所述核
管理热和功率事件的功率控制单元。
4.如权利要求1所述的处理器，其特征在于，所述总线是连接所述核内
全部架构事件的串行推入总线。
5.如权利要求4所述的处理器，其特征在于，所述总线包括多个分支并
且每个分支用一个核的全部架构事件监视所述一个核。
6.如权利要求5所述的处理器，其特征在于，所述总线把从架构事件收
集的全部数据发送给所述功率单元。
7.如权利要求1所述的处理器，其特征在于，还包括共享的末级高速缓
存。
8.如权利要求1所述的处理器，其特征在于，还包括耦合至所述功率单
元的功能单元。
9.如权利要求1所述的处理器，其特征在于，所述总线、功率单元、多
个核或末级高速缓存在同一集成电路管芯上。
10.一种方法，包括：
生成指示架构事件出现的信号；
基于所述架构事件的所述出现引起一功率序列。
11.如权利要求10所述的方法，其特征在于，引起一功率序列包括如果
备用功率可用，就提高所述核的功率。
12.如权利要求10所述的方法，其特征在于，引起一功率序列包括如果

【专利技术属性】
技术研发人员：YC刘，PK奥尔，KV西斯特拉，GN斯瑞尼瓦萨，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]