用于视频处理的分级处理器架构制造技术

一种系统可以包括一个存储器、多个低级处理器和一个控制处理器。存储器可以存储指示数据，由指示数据所描述的其它数据，以及指令。低级处理器可以基于指令来处理其它数据。控制处理器可以从指示数据确定处理其它数据所需要的指令子集。控制处理器也可以使得指令子集下载至多个低级处理器中的至少一个处理器中。

【技术实现步骤摘要】

所请求的专利技术的实施方法主要涉及信息处理，尤其涉及处理接收到的视频信息。
技术介绍
某些类型的处理任务包括复杂的算法以及要处理的相当多的数据。视频信息的解码，以及/或者编码就是这类任务中的一种。例如，视频信息的不同隔行扫描方案，帧的类型，序列等等都会对处理视频输入码流的处理器呈现出算法的复杂性。稍微高的帧率和/或每帧的象素数量也会呈现出相当多的需要处理的数据量(即，计算的负载)。处理这类任务的一种方法是使用能够处理逻辑复杂任务以及还能够快速/有能力的足够处理相当多数据量的处理器。然而，采用这种方法会涉及在较快的时钟频率下工作的较大的复杂的处理器。在较快的时钟频率下工作的大的复杂的处理器会消耗较大的功率。附图的简要描述附图，结合和构成了本说明书的一部分，用于说明本专利技术原理所构成的一例或多例实施例，并和本描述一起解释这些实施例。附图并不一定是以比例来画的，而是用于强调说明本专利技术的原理。附图包括附图说明图1图示说明示例性系统；图2是说明对数据操作处理的流程图；图3是典型的视频处理算法；图4图示说明了图1所示系统是如何实施图3所示算法；和，图5图示说明了图4所示的各种程序是如何存储于存储器中。具体实施方法下列详细描述参考附图。在不同附图中使用相同的标号来表示相同或类似的元件。在下列描述中，只是用于解释而并不是限制，阐述详细细节，例如，特殊结构、架构、接口、技术等等，只是为了提供对所请求专利技术的各个方面的完整理解。然而，很显然，业内的熟练技术人士在了解了所披露的本专利技术之后，所请求的本专利技术的各个方面都可以不背离这些所说明细节的其它实例来实现。在某些实例中，省略了众所周知的器件、电路和方法的描述，从而避免由于所不许需要的细节使得本专利技术的描述变得模糊。图1图示说明了一例示例性系统100。系统100所示例的实施方法可以包括个人视频记录仪(PVR)或者数字通用磁盘记录仪(DVD-R)，但是本请求的专利技术并不限制于这一方面。例如，系统100可以嵌入在通用计算机、便携式设备、消费类电子设备或者其它电子系统中。尽管系统100可以嵌入在一个单一的设备中，但是在某些实施方法中，系统100的某些部件可以是遥控和/或与系统的其它部件物理分离的。此外，尽管系统100是以包括分离部件的方法来说明的，但是这些部件可以硬件、软件/固件、或者它们的某些结合方法来实施。当采用硬件方法来实施时，系统100的某些部件可以结合在某些芯片或者设备中。系统100可以包括数据源110、存储器120、数据处理器130、和数据目的170。源110可以将数据发至存储器120，并存储于存储器120的数据可以由数据处理器130进行处理。经处理的数据可以发至目的170。为了便于解释，所发送和处理的数据可以包括媒体数据(例如，视频信息)，但是所请求的专利技术并不限制于这一方面。数据处理器130可以处理本文所包括的媒体信息之外的其它类型数据。源110可以包括一个向系统100其余部分提供媒体信息的设备。由源100提供的媒体信息可以包括采用诸如MPEG-1、MPEG-2、MPEG-4、H.264、“Windows”媒体视频版本9(WMV9)和先进视频系统(AVS)格式所编码的视频信息。所请求的本专利技术并不限制于上述特别提及的格式；根据本文所披露的方案还可以使用任何新的已知的或者以后将开发的媒体格式。在某些实施例中，源110可以包括调谐器，用于将视频信息(例如，高清晰度(HD)MPEG-2的信息)流或信道与媒体信息的其它码流或信道相分离。在某些实施例中，源110可以包括读出器，用于从存储媒介中读出媒体信息。例如，这类读出器可以包括光、磁和/或电子读出器，能够从DVD、硬盘、半导体存储器或其它存储媒介中提取视频信息。在某些实施例中，源110可以包括接收器电路，用于从通讯链路(未显示)接收媒体信息。在源110中的这类接收器可以设置成从有线、光纤或者无线传输媒介中接收信息。源110中的接收器可以是，或者可以不是，与调谐器或其它器件结合操作，用于从其它接收到的信息中分离出所需要的信息。存储器120可以接收来自源110的媒体信息并且存储媒体信息。如果由数据处理器130下指令，则存储器120可以向目的170提供经处理后的媒体数据，并/或当数据处理器130被触发时，目的170可以读取这类处理的多媒体数据。存储器120可以包括随机存储器(RAM)，以便于数据的快速传输和存储。根据系统100的设计参数，这类RAM可以是同步、异步、双数据速率(DDR)，等等。除了存储媒体数据之外，存储器120还可以存储由数据处理器130和/或其它部件所使用的指令。这类指令可以是任务专用的，并且根据需要提供给数据处理器130。存储器120可以包括一组或多组这样的指令，当数据处理器130下载时，就能使数据处理器130对从源110所接收的数据(即，多媒体或视频数据)执行各种处理任务。数据处理器130可以包括一个控制处理器140，多个低级处理器150-1、150-2，…，150-n(通称为“低级处理器150”)，和一个直接存储器存取(DMA)160。在某些实施例中，所有元件130-160可以处于相同的芯片或封装中。然而，在某些实施例中，低级处理器150和DMA 160是在处于一个芯片或封装中，而控制处理器140可以处于一个分开的芯片或封装中。也有可能采用其它组合和实施方法。控制处理器140可以包括足够的指令存储器，用于控制和/协调较复杂的处理操作。在处理这类复杂的操作(例如，解码视频信息)中，控制处理器可以确定需要哪些资源适用于任务(例如，分析诸如解码算法的算法)以及为任务定位资源(例如，通过适当地配置低级处理器150)。在后者中，定位功能，控制处理器140可以设置成从存储器120中将任务专用的指令下载至低级处理器150。某些处理操作可以是“数据驱动“(即，由来自源110的数据所定义)，并且控制处理器140可以检查指示的数据，以确定应该执行何种处理。控制处理器140可以随后使用来自存储器120的适当指令来配置低级处理器150，以处理在指示数据之后的来自源110的数据。控制处理器140也可以分配其中部分低级处理器150可并行处理某些数据和/或执行某些任务。根据需要，基于新接收到的指示数据，控制处理器140也可以重构低级处理器150。这一控制方案将在下文中更详细地进行讨论。为了处理涉及逻辑复杂任务和较多数据量的任务，控制处理器140可以处理逻辑复杂的任务并可以将低级处理器150配置成“浮动的”，可根据需要来处理数据量。为了完成这些功能，控制处理器140可以在它的指令存储器中具有空间，其空间大于低级处理器150指令数量的大约十倍(即，至少是大于十倍)。在一个实施例中，控制处理140可以有大约32K比特(KB)指令RAM，尽管所请求的专利技术在这一方面并没有限制。低级处理器150可以包括多个具有比控制处理器140少(例如，少于十倍)的指令存储器的处理器。在一个实施例中，低级处理150各自可以具有大约1.5K比特(KB)的指令RAM，尽管所请求的专利技术在这一方面并没有限制。因为更少数量的指令存储器，各个低级处理器150可以执行对应于较少代码容量的任务。低级处理器150也可以不需要，例如，一个或多个缓冲器、深度流水线、分支预测、推本文档来自技高网...

【技术保护点】
一种系统，其特征在于，所述系统包括：存储器，用于存储指示数据，以及由指示数据所描述的其它数据，和指令；多个低级处理器，用于基于指令处理其它数据；控制处理器，用于从指示数据中确定处理其它数据所需要的指令子集，以及使得指 令的子集加载至多个低级处理器中的至少一个低级处理器中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L利品考特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]