可编程逻辑器件的仿真控制方法及系统技术方案

本发明专利技术公开了一种可编程逻辑器件的仿真控制方法及系统。本发明专利技术导通仿真应用程序与标准单元库，然后触发仿真应用程序在仿真过程中仅导入触发器延时设置参数。由于仿真应用程序仅导入触发器延时设置参数，因而能够保证经不同传输路径到达各触发器的时钟信号同步；虽然仿真应用程序在仿真触发器采样时仍会设置经不同传输路径的时钟信号不同步，但由于仿真应用程序导入了触发器延时设置参数，因而每个触发器用于其他触发器标准单元采样的数据输出存在真实的延时，匹配了仿真应用程序所设置的不同步，从而匹配了级联触发器之间的数据输出与采样时机，进而避免了采错数据。

【技术实现步骤摘要】

本专利技术涉及控制技术，特别涉及一种可编程逻辑器件的仿真控制方法和 一种可编程逻辑器件的仿真控制系统。
技术介绍
可编程逻辑器件可以实现各种电路结构，为了确保基于可编程逻辑器件 实现的电路结构的可行性和可靠性，通常需要利用仿真应用程序对其进行仿 真。即可得到被仿真电路在布局布线前的网表；然后，仿真应用程序即可针对被 仿真电路的网表4丸行仿真。被仿真电路的网表是由各种标准单元构成的，由各种标准单元分别表示被仿真电路中例如D触发器(DFF)、与门、非门等各逻辑元器件，因此，元的功能及不同类型设置参数，从而在仿真过程中考虑到各标准单元的逻辑 功能及传输延时等元器件特性，使得仿真结果更逼近于被仿真电路的真实运 行状态。此外，为了在仿真过程中控制各标准单元的逻辑跳变，还需要引入 SCAN技术建立扫描(SCAN)时钟模型，并由SCAN时钟模型在仿真过程 中作为外部时钟源，产生SCAN时钟信号并输入至被仿真电路中的各标准单 元。其中，SCAN技术是一种较为成熟的测试技术，在本文中不再赘述。实际应用中，为了保证SCAN时钟模型产生的SCAN时钟信号能够同 时到达被仿真电路中的各标准单元，以保证仿真结果的准确性，需要禁止仿假设被仿真电路是由级联的DFF1和DFF2构成的寄存器，DFF1的D 端为该寄存器的输入端，DFF1的Q端连接至DFF2的D端，DFF2的Q端为该寄存器的输出端。参见图1和图2，在DFF1和DFF2均接收时钟信号l( SCAN时钟信号)， DFF1的D端输入信号在时钟信号1的第n个时钟跳变为低电平，在时钟信 号1的第n+l个时钟周期上升沿时，DFF1会采集到低电平并使其Q端跳变 为低电平。由于时钟信号1会同时到达DFF1和DFF2，因此，在仿真应用程序仿 真DFF2采样时，会设置DFF2的D端在DFF2在时钟信号1的第n+2个时 钟周期上升沿，才会采集到DFF1的Q端输出的低电平并使其Q端跳变为 低电平，即DFF1的Q端跳变、DFF2的Q端跳变依次发生在时钟信号1的 连续两个上升沿，这种跳变方式是正确的。设置参数的方式，虽然能够保证SCAN时钟信号能够同时到达被仿真电路中 的各标准单元，但在某些特殊情况下会存在如下问题仍假设被仿真电路是由级联的DFF1和DFF2构成的寄存器，DFF1的D 端为该寄存器的输入端，DFF1的Q端连接至DFF2的D端，DFF2的Q端 为该寄存器的输出端。参见图3和图4,在DFF1接收时钟信号2 ( SCAN时钟信号经如三角 形所示的一个其他标准单元延迟后的时钟信号)、DFF2接收时钟信号3 (SCAN时钟信号经如三角形所示的三个其他标准单元延迟后的时钟信 号)，DFF1的D端输入信号在时钟信号2的第n个时钟周期跳变为低电平， DFF1则会在时钟信号2的第n+l个时钟周期采集到低电平并使其Q端跳变 为低电平。在图3中，虽然时钟信号3经过的其他标准单元多于时钟信号2,但由 于仿真应用程序未从标准单元库中导入任何标准单元的延时设置参数，因此，在仿真过程中，时钟信号3和时钟信号2的实际传输并未受到其他标准 单元的延时，即时钟信号3实际到达DFF2的时间与时钟信号1实际到达 DFF1的时间相同。但仿真应用程序是否导入标准单元的延时设置参数，仅仅决定仿真过程 中的信号传输过程是否真正存在延时，在仿真应用程序仿真DFF2采样时， 仍然会设置时钟信号3与时钟信号2不同步，从而会设置时钟信号3的第 n+l个时钟周期上升延迟于时钟信号2的第n+l个时钟周期(如图4中时钟 信号3的虚线部分所示)，使得时钟信号3的第n+l个时钟周期上升到来时， DFF1的Q端已经跳变为^f氐电平，DFF2在时钟信号3的第n+l个时钟周期 上升沿就会采集到低电平(如图4中对应时钟信号3的虛线部分的点划线所 示)、并使其Q端跳变为4氐电平，即DFF1的Q端跳变、DFF2的Q端跳变 会在时钟信号2和时钟信号3的第n+l个时钟周期同时发生。而实际上，由于时钟信号3实际到达DFF2的时间与时钟信号1实际到 达DFF1的时间相同，因而DFF2在时钟信号3的第n+l个时钟周期上升沿 应当采集到DFF1的Q端在时钟信号2的第n个时钟周期内的高电平。可见，在现有仿真过程中，不论时钟信号的真实延迟是否为0，仿真应 用程序在仿真触发器采样时均会设置不同传输路径时钟信号不同步，从而使 得被仿真电路中级联触发器之间的数据输出与采样时机不匹配，因而可能会 导致采错数据。
技术实现思路
有鉴于此，本专利技术提供了一种可编程逻辑器件的仿真控制方法和一种可 编程逻辑器件的仿真控制系统，能够避免被仿真电路中级联触发器之间采错数据。本专利技术提供的一种可编程逻辑器件的仿真控制方法，包括 导通仿真应用程序与标准单元库、且允许仿真应用程序从标准单元库中 导入标准单元的延时设置参数，并将标准单元库中除触发器之外的其他所有标准单元的延时设置参数删除；触发仿真应用程序执行仿真、并在仿真过程中仅导入标准单元库中触发 器这一种标准单元的延时设置参数。包括将仿真应用程序提供的可视化界面中，表示所有标准单元的延时设置 参数均为0的选项去除。包括通过仿真应用程序提供的命令输入窗口输入控制命令，将表示所有标 准单元的延时设置参数均为0的选项去除。所述表示所有标准单元的延时设置参数均为0的选项为延时为零模式 delay—mode—zero选项。本专利技术提供的 一 种可编程逻辑器件的仿真控制系统，包括仿真应用程序，用于对被仿真电路执行仿真；标准单元库，用于存储各种标准单元的功能及各类型设置参数，所述各 类型设置参数中延时设置参数仅包括触发器的延时设置参数；控制接口，用于导通仿真应用程序与标准单元库、且允许仿真应用程序 从标准单元库中导入标准单元的延时设置参数；仿真触发器，用于触发仿真应用程序执行仿真、并在仿真过程中导入标 准单元库中标准单元的延时设置参数。所述仿真应用程序具有可视化界面，在该可视化界面中将表示所有标准 单元的延时设置参数均为0的选项被去除后，控制接口允许仿真应用程序从 标准单元库中仅导入触发器这一种标准单元的延时设置参数。所述仿真应用程序具有命令输入窗口 ，在该命令输入窗口输入了控制命 令并将所述仿真应用程序表示所有标准单元的延时设置参数均为0的选项置参数。所述表示所有标准单元的延时设置参数均为0的选项为延时为零模式delay—mode—zero选项。由上述技术方案可见，本专利技术首先导通仿真应用程序与标准单元库，使 得仿真应用程序能够从标准单元库中导入标准单元的延时设置参数，然后触 发仿真应用程序在仿真过程中仅导入触发器这一种标准单元的延时设置参 数。由于仿真应用程序仅导入触发器延时设置参数，使得被仿真电路中传输 至各触发器的时钟信号传输路径的真实延时均为0,因而能够保证经不同传 输路径到达各触发器的时钟信号同步；虽然仿真应用程序在仿真触发器采样 时仍会设置经不同传输路径的时钟信号不同步，但由于仿真应用程序导入了 触发器延时设置参数，因而每个触发器用于其他触发器标准单元采样的数据 输出存在真实的延时，匹配了仿真应用程序所设置的不同步，从而匹配了级 联触发器之间的数据输出与采样时机，进而避免了采错数据。附图说明图1为基于可编程逻辑器件实现的一种D触发器电路结构示意图本文档来自技高网...

【技术保护点】
一种可编程逻辑器件的仿真控制方法，其特征在于，该方法包括：导通仿真应用程序与标准单元库、且允许仿真应用程序从标准单元库中导入标准单元的延时设置参数，并将标准单元库中除触发器之外的其他所有标准单元的延时设置参数删除；触发仿真应用程序执行仿真、并在仿真过程中仅导入标准单元库中触发器这一种标准单元的延时设置参数。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕品，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]