驱动电路、具有驱动电路的系统和校准程序技术方案

在此公开了驱动电路、具有驱动电路的系统和校准程序。在此提供了一种驱动器电路(10)。驱动器电路(10)具有功率晶体管(14)和栅极驱动器电路装置(11)。驱动器电路(10)被集成在封装中。另外，驱动器电路(10)具有用于外部晶体管(13)的接头(12)。外部晶体管(13)和功率晶体管(14)由栅极驱动器电路装置(11)彼此对应地驱控。驱控。驱控。

【技术实现步骤摘要】
驱动电路、具有驱动电路的系统和校准程序


[0001]本申请涉及驱动器电路、具有这种驱动器电路的系统以及用于校准驱动器电路的方法。

技术介绍

[0002]驱动器电路用于驱动晶体管，例如功率晶体管。这种功率晶体管在各种应用中用于转换高电流和/或高电压。这样的驱动器电路通常包含用于驱控晶体管栅极连接端的栅极驱动器以及各种诊断功能和保护功能。在驱动器电路用于驱控外部晶体管、即在驱动器电路外部的晶体管时，外部晶体管通过驱动器电路的相应引脚进行控制被驱控。也可以将多个同时被驱控的晶体管与该引脚连接。
[0003]为了测量流过这个外部晶体管或流过这些外部晶体管的电流，通常使用外部测量电阻，该电阻与外部晶体管串联连接。然后通过在电阻上的压降来测量电流。在过电流的情况下，这个或这些外部晶体管被关断。这样的外部电阻导致额外的成本，并且需要驱动器电路上的相应引脚，以便将被分接的电压提供给驱动器电路。

技术实现思路

[0004]在此提供一种根据本专利技术的驱动器电路、系统和用于校准驱动器电路的方法。
[0005]根据一个实施例，提供了一种驱动器电路，该驱动器电路包括：栅极驱动器电路装置、与该栅极驱动器电路装置耦合的功率晶体管、以及与该栅极驱动器电路装置耦合的至少一个连接端。驱动器电路集成在一个封装中。栅极驱动器电路装置被设置为，彼此对应地驱控功率晶体管和在至少一个连接端处耦合至驱动器电路的至少一个外部晶体管。
[0006]根据另一实施例，提供一种系统，该系统具有这样的驱动器电路和与至少一个输出耦合的至少一个外部晶体管。
[0007]最后，提供一种用于校准这种驱动器电路的方法，该方法包括：提供用于外部晶体管的校准数据，以及将校准数据存储在驱动器电路中。
[0008]校准数据可以说明外部晶体管的参数。
[0009]上面的概述仅用作一些实施例的简要概述，并且不应解释为限制性的，因为其他实施例可以具有除上述特征之外的特征。
附图说明
[0010]图1示出了根据一个实施例的系统的框图。
[0011]图2A示出了根据一个实施例的系统的框图。
[0012]图2B示出了根据一个实施例的系统的详细框图。
[0013]图3示出了根据一个实施例的系统的电路图。
[0014]图4示出了根据一个实施例的系统的电路图。
[0015]图5A示出了根据一个实施例的系统的框图。
[0016]图5B示出了根据一个实施例的系统的详细框图。
[0017]图6示出了根据一个实施例的系统的电路图。
[0018]图7示出了根据一个实施例的系统的电路图。
[0019]图8示出了根据一个实施例的系统的电路图。
[0020]图9示出了根据一个实施例的系统的电路图。
[0021]图10示出了根据一些实施例的电路图，用于说明对所连接的晶体管进行的探测。
[0022]图11示出了流程图，用于说明根据各种实施例的方法。
具体实施方式
[0023]下面参考附图详细解释各种实施例。这些实施例仅用作示例，并且不应解释为限制性的。在其他实施例中，示出或描述的一些特征或组件可以被省略或由替代性特征和组件代替。除了明确描述的特征和组件之外，还可以提供其他特征或组件，例如也用于常规驱动器电路和相应系统中的特征和组件。
[0024]不同实施例的特征可以彼此组合。例如，针对实施例之一描述的变化或变型也可以应用于其他实施例，因此不再重复说明。
[0025]为了简化描述并更好地理解，在不同附图中彼此对应的部件或元件具有相同的附图标记并且不再重复说明。
[0026]图1示出了根据一个实施例的系统15的框图。系统15具有驱动器电路10。驱动器电路10包括栅极驱动器电路装置11、，功率晶体管14和连接端12。连接端在此意义上是驱动器电路10的元件，驱动器电路10外部的元件可以利用该元件与驱动器电路10通信。在系统15的情况下，外部晶体管13与连接端12连接，以便与驱动器电路10通信。
[0027]驱动器电路10集成在单个封装中。然后，取决于封装的实施方式和类型，连接端12是该封装的引脚、焊盘或类似的连接端。驱动器电路10的组件、特别是栅极驱动器电路装置11和功率晶体管14，可以单片集成在单个芯片上。在其他实施例中，驱动器电路10的组件也可以在分离的芯片上实现，然后它们被一起布置在一个封装中。
[0028]栅极驱动器电路装置11驱控功率晶体管14和外部晶体管13，以便控制功率晶体管14和外部晶体管13、例如接通和关断。驱控在此是彼此对应的，即外部晶体管13和功率晶体管14被一起切换，以使得它们具有相同的开关特性，例如同时接通和关断。这在下列极限内适用：例如由于从栅极驱动器电路装置11到外部晶体管13和功率晶体管14的信号传播时间不同、由于外部晶体管13和功率晶体管14之间的实现上的差异和/或由其他公差或波动所决定的极限。
[0029]外部晶体管13同样可以是功率晶体管。功率晶体管被理解为设计用于转换高电压和/或高电流的晶体管。功率晶体管在芯片上的尺寸可以具有大于0.5mm2的大小，以便能够传导这种大电流，并且可以具有大于10mm2的大小。接通时的电阻Ron可以在20mΩ/mm2的范围内，其中总电阻Ron可以小于100mΩ。功率晶体管可以例如传导大于10A的电流、例如在直至40A的范围内，和/或转换大于10V、例如几百伏的电压。
[0030]应当注意，图1仅示出了系统15的一些可能的组件。因此可以使用多个外部晶体管代替单个外部晶体管。另外，驱动器电路10可以具有诊断和/或测量功能器。在一些实施例中，可以在功率晶体管14上执行测量，例如，对通过功率晶体管14的电流的测量，并且可以
基于此来推导通过外部晶体管13的电流。现在将参考另外的附图详细解释对此的示例。
[0031]图2A示出了根据一个实施例的系统的框图。图2A的系统包括驱动器电路231。驱动器电路231具有内部功率晶体管25。功率晶体管25例如可以是DMOS晶体管。驱动器电路231还具有控制功能器232、保护功能器234和诊断功能器235。控制功能器232尤其用于驱动功率晶体管25和驱动由驱动器电路231驱控的外部晶体管。作为示例，在图2A中示出了三个外部晶体管215A、215B、215C，它们通过驱动器电路231的单个连接端GATE1经由栅极电阻被驱控。在下面将外部晶体管215A，215B和215C统称为外部晶体管215。三个外部晶体管215的数量仅应被理解为说明性示例，并且也可以提供更少的外部晶体管215，例如一个或两个外部晶体管215、或三个以上的外部晶体管215。
[0032]外部晶体管215在正电源电压217和负载218之间与功率晶体管25并联连接，以便将负载218选择性地与正电源电压217耦合。
[0033]驱动器电路231通过微控制器(微控器)230控制。微控制器可以与驱动器电路231交换各种控制和诊断信号。稍后参考图2B本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)包括：栅极驱动器电路装置(11)，功率晶体管(14；25)，与所述栅极驱动器电路装置(11)耦合，以及至少一个连接端(12；GATE1，GATE2，GATE3)，与所述栅极驱动器电路装置(11)耦合，其中所述栅极驱动器电路装置(11)被设置为，彼此对应地驱控所述功率晶体管(14；25)和至少一个外部晶体管(13；25)，所述至少一个外部晶体管在所述至少一个连接端(12；GATE1，GATE2，GATE3)处耦合至所述驱动器电路(10；20；30；40；50；60；60；70；80；90；231；531；1000)，其中所述驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)集成在一个封装中。2.根据权利要求1所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，还包括电流监测电路，所述电流监测电路被设置为监测通过所述功率晶体管(14；25)的电流。3.根据权利要求2所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，其中所述电流监测电路包括相对于所述功率晶体管(14；25)缩放的检测晶体管(31；44，45)，并且所述电流监测电路被配置为，基于通过所述检测晶体管(31；44，45)的电流来监测通过所述功率晶体管(14；25)的电流。4.根据权利要求2或3所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，还包括校准存储器(52)，在所述校准存储器中存储有关于所述至少一个外部晶体管(13；25)与所述功率晶体管(14；25)相比的性能的信息，其中所述电流监测电路被设置为，基于通过所述功率晶体管(14；25)的电流和所述信息来监测通过所述至少一个外部晶体管(13；25)的电流流动。5.根据权利要求2至4中任一项所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，其中所述驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)被设置为，当通过所述功率晶体管(14；25)的电流显示过电流事件时，关断所述功率晶体管(14；25)和所述至少一个外部晶体管(13；25)。6.根据权利要求1至5中任一项所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，其中能够可选地停用所述至少一个连接端(12；GATE1，GATE2，GATE3)。7.根据权利要求6所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，其中所述至少一个连接端(12；GATE1，GATE2，GATE3)包括多个连接端，其中能够可选地停用所述多个连接端中的每个连接端。8.根据权利要求6或7所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000)，还包括可用性检查器，所述可用性检查器被设置为，探测在所述至少一个连接端(12；GATE1，GATE2，GATE3)处是否有外部晶体管(13；25)可用，并且根据所述探测来可选地停用所述至少一个连接端(12；GATE1，GATE2，GATE3)。9.根据权利要求1至8中任一项所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000；1000)，其中所述栅极驱动器电路装置(11)具有用于驱控所述功率晶体管(14；25)和所述至少外部晶体管(13；25)的单个栅极驱动器(42；61)。10.根据权利要求1至8中任一项所述的驱动器电路(10；20；30；40；50；60；70；80；90；
231；531；1000)，其中所述栅极驱动器电路装置(11)具有用于驱控所述功率晶体管(14；25)的第一栅极驱动器(61)和用于驱控所述至少一个外部晶体管(13；25)的至少一个第二栅极驱动器(71，72，73)。11.根据权利要求10以及根据权利要求6至8中任一项所述的驱动器电路(10；20；30；40；50；60；70；80；90；231；531；1000；1000)，其中所述可选地停用包括以可选的方式将与所述至少一个连接端(12；GATE1，GATE2，GATE3)相关联的所述至少一个第二栅极驱动器(71，72，73...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：