一种highside高压NMOS控制方法及驱动电路技术

技术编号:28142729 阅读:16 留言:0更新日期:2021-04-21 19:22
本发明专利技术提供了一种high side高压NMOS控制方法及驱动电路。本发明专利技术通过时钟信号处理电路、电荷泵电路、高压NMOS驱动电路设计,在不需要外置Boost电容的条件下,利用电荷泵连续抬高栅极驱动电压,产生驱动高压NMOS的驱动电压,并且可以根据实际需要,改变时钟信号的频率来改变功率管栅极电压抬高的速度,改变其导通的速度,在时钟信号高电平或低电平时对两个不同的电容充电,增大了抬高栅极电压的速度,提高了驱动效率,减少了由于电容充放电产生的能量损耗。能量损耗。能量损耗。

【技术实现步骤摘要】
一种high side高压NMOS控制方法及驱动电路


[0001]本专利技术涉及电路
,尤其是涉及一种high side高压NMOS控制方法及对应的电路。

技术介绍

[0002]随着电子电力技术不断发展,各类电子设备层出不穷,为了满足电子设备小型化、高性能、低功耗的要求,开关电源受到广泛使用,而驱动电路作为开关电源中重要的一部分,其设计也不断优化。由于芯片集成度不断提高,各类设计中普遍使用CMOS工艺,驱动电路也不例外。目前驱动电路功率管有PMOS功率管和NMOS功率管,但受到空穴迁移率低于电子迁移率的影响,PMOS与NMOS相比有着较差的电流驱动能力,在大电流、高耐压的驱动电路中往往选用NMOS功率管。根据作为开关使用的MOS管接在电源端还是地端,又将驱动电路分为了高边(high side)和低边(low side)两种,高边NMOS驱动电路中,NMOS管漏极接电源端,想要实现功率开关的导通,其栅极电压需要高于电源电压一个导通电压,如果栅极电压小于电源电压或者栅极电压与电源电压的差小于其导通电压,功率开关管将关断,驱动电路无法实现正常输出。
[0003]目前给功率开关管提供足够大的栅极电压,主要采用Boost电路和电荷泵电路。Boost电路使用Boost电容,利用Boost电容储存能量,提供一个比电源电压高的Boost电压给栅极,但是Boost电路如果电源电压较低的时候,Boost电容需要储存更高的电压,较难实现且需要额外的电路元件,增大了电路面积,相应的也会增加芯片尺寸,提高成本。传统的电荷泵电路使用振荡电路产生的时钟信号,在高电平时对电容充电,抬高功率管栅极电压,但是电荷泵的输出电压是时刻变化的动态电压,只在在时钟信号高电平时对电容充电,效率较慢,功率管栅极电压也在电压转换过程中出现能量损耗。

技术实现思路

[0004]为了克服现有技术的不足,本专利技术提供一种high side高压NMOS控制方法及驱动电路。本专利技术的目的在于提供一种不需要外置Boost电容的high side高压NMOS驱动电路,整体电路采用CMOS工艺,设计简单,电路通过时钟信号处理电路、电荷泵电路、高压NMOS驱动电路设计,可以在不需要外置Boost电容的条件下,利用电荷泵连续抬高栅极驱动电压,产生驱动高压NMOS的驱动电压,并且可以根据实际需要,改变时钟信号的频率来改变功率管栅极电压抬高的速度,改变其导通的速度,与传统电荷泵电路相比,在时钟信号高电平或低电平时对两个不同的电容充电,增大了抬高栅极电压的速度,提高了驱动效率,减少了由于电容充放电产生的能量损耗。所以本专利技术提供的一种不需要外置Boost电容的high side高压NMOS驱动电路,可以有效地解决相关领域的技术难题。
[0005]本专利技术解决其技术问题所采用的技术方案是:
[0006]一种high side高压NMOS控制方法,详细步骤如下:
[0007]当VDH输入端口、VDD输入端口、VM输入端口电源供电,VDH端口电压高于VDD端口电
压,CLK输入端口输入时钟信号;CLK信号为有效高电平时MOS管NM1导通使MOS管PM2导通,MOS管NM2关断使MOS管PM1关断,反相器INV2的输入端为VDH高电压,反相器INV4的输入端为低电压接地,经过两个反相器INV2和INV4的调整,VDH电压对串联在反相器INV2和反相器INV3之后的电容C1的下极板充电,由于电容电压不能突变,电容C1上极板电压上升,MOS管PM3与MOS管NM4导通,MOS管PM4与MOS管NM3关断,电容C2连接上极板连接MOS管PM4的漏极,下极板连接和反相器INV4串联的反相器INV5的输出端,电容C2被放电一部分,MOS管NM5栅极电压跟随C1上极板电压上升;同理当CLK信号为有效低电平时MOS管NM2导通使MOS管PM1导通,MOS管NM1关断使MOS管PM2关断,反相器INV2的输入端为低电压接地,反相器INV4的输入端为VDH高电压,经过两个反相器反相器INV2和反相器INV4的调整,VDH电压对电容C2下极板充电,由于电容电压不能突变,电容C2上极板电压上升,MOS管PM3与MOS管NM4关断,MOS管PM4与MOS管NM3导通,电容C1被放电一部分,MOS管NM5栅极电压继续上升;经过对电容的持续充放电,MOS管NM5的栅极电压不断上升,最终电容C1与C2的上极板电压达到VDD与VDH电压之和,MOS管NM5的栅极电压上升至VDD与VDH电压之和,形成MOS管NM5的驱动电压,实现VOUT最终输出,整体电路设计简单,过程中MOS管NM5的栅极电压不会下落,不需要外置Boost电容。
[0008]本专利技术还提供一种high side高压NMOS控制方法的驱动电路,如图1所示,所述一种high side高压NMOS驱动电路包括P沟道增强型MOS管PM1

PM4,N沟道增强型MOS管NM1

NM5,电容C1

C2,反相器INV1

INV5、VDH输入端口、CLK时钟信号输入端口、VDD输入端口、VM输入端口、VOUT输出端口和GND端口;
[0009]所述P沟道增强型MOS管PM1源极连接VDH输入端口,栅极连接MOS管PM2的漏极、MOS管NM2的漏极、反相器INV2的输入端,漏极连接MOS管PM2的栅极、MOS管NM1的漏极、反相器INV4的输入端;
[0010]所述P沟道增强型MOS管PM2源极连接VDH输入端口,栅极连接MOS管PM1的漏极、MOS管NM1的漏极、反相器INV4的输入端,漏极连接MOS管PM1的栅极、MOS管NM2的漏极、反相器INV2的输入端;
[0011]所述P沟道增强型MOS管PM3源极连接MOS管NM5的栅极、MOS管PM4的源极,栅极连接MOS管PM4的漏极、MOS管NM4的漏极、MOS管NM3的栅极、电容C2的上极板,漏极连接MOS管NM3的漏极、MOS管NM4的栅极、MOS管PM4的栅极、电容C1的上极板;
[0012]所述P沟道增强型MOS管PM4源极连接MOS管NM5的栅极、MOS管PM3的源极,栅极连接MOS管PM3的漏极、MOS管NM3的漏极、MOS管NM4的栅极、电容C1的上极板,漏极连接MOS管NM4的漏极、MOS管NM3的栅极、MOS管PM3的栅极、电容C2的上极板;
[0013]所述N沟道增强型MOS管NM1漏极连接MOS管PM2的栅极、MOS管PM1的漏极、反相器INV4的输入端,栅极连接CLK输入端口、反相器INV1的输入端,源极连接GND端口;
[0014]所述N沟道增强型MOS管NM2漏极连接MOS管PM1的栅极、MOS管PM2的漏极、反相器INV2的输入端,栅极连接反相器INV1的输出端,源极连接GND端口;
[0015]所述N沟道增强型MOS管NM3漏极连接MOS管PM3的漏极、MOS管NM4的栅极、MOS管PM4的栅极、电容C1的上极板,栅极连接MOS管NM4的漏极本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种high side高压NMOS控制方法,其特征在于包括下述步骤:当VDH输入端口、VDD输入端口、VM输入端口电源供电,VDH端口电压高于VDD端口电压,CLK输入端口输入时钟信号;CLK信号为有效高电平时MOS管NM1导通使MOS管PM2导通,MOS管NM2关断使MOS管PM1关断,反相器INV2的输入端为VDH高电压,反相器INV4的输入端为低电压接地,经过两个反相器INV2和INV4的调整,VDH电压对串联在反相器INV2和反相器INV3之后的电容C1的下极板充电,由于电容电压不能突变,电容C1上极板电压上升,MOS管PM3与MOS管NM4导通,MOS管PM4与MOS管NM3关断,电容C2连接上极板连接MOS管PM4的漏极,下极板连接和反相器INV4串联的反相器INV5的输出端,电容C2被放电一部分,MOS管NM5栅极电压跟随C1上极板电压上升;同理当CLK信号为有效低电平时MOS管NM2导通使MOS管PM1导通,MOS管NM1关断使MOS管PM2关断,反相器INV2的输入端为低电压接地,反相器INV4的输入端为VDH高电压,经过两个反相器反相器INV2和反相器INV4的调整,VDH电压对电容C2下极板充电,由于电容电压不能突变,电容C2上极板电压上升,MOS管PM3与MOS管NM4关断,MOS管PM4与MOS管NM3导通,电容C1被放电一部分,MOS管NM5栅极电压继续上升;经过对电容的持续充放电,MOS管NM5的栅极电压不断上升,最终电容C1与C2的上极板电压达到VDD与VDH电压之和,MOS管NM5的栅极电压上升至VDD与VDH电压之和,形成MOS管NM5的驱动电压,实现VOUT最终输出,整体电路MOS管NM5的栅极电压不会下落,不需要外置Boost电容。2.一种利用权利要求1所述high side高压NMOS控制方法的驱动电路,其特征在于:包括P沟道增强型MOS管PM1

PM4,N沟道增强型MOS管NM1

NM5,电容C1

C2,反相器INV1

INV5、VDH输入端口、CLK时钟信号输入端口、VDD输入端口、VM输入端口、VOUT输出端口和GND端口;所述P沟道增强型MOS管PM1源极连接VDH输入端口,栅极连接MOS管PM2的漏极、MOS管NM2的漏极、反相器INV2的输入端,漏极连接MOS管PM2的栅极、MOS管NM1的漏极、反相器INV4的输入端;所述P沟道增强型MOS管PM2源极连接VDH输入端口,栅极连接MOS管PM1的漏极、MOS管NM1的漏极、反相器INV4的输入端,漏极连接MOS管PM1的栅极、MOS管NM2的漏极、反相器IN...

【专利技术属性】
技术研发人员:边疆张适郭毅
申请(专利权)人:西安拓尔微电子有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1