【技术实现步骤摘要】
【国外来华专利技术】具有N型上拉晶体管和低电压输出摆幅的发送器电路
[0001]优先权声明
[0002]本申请要求于2018年9月27日提交的标题为“TRANSMITTER CIRCUITRY WITH N
‑
TYPE PULL
‑
UP TRANSISTOR AND LOW OUTPUT VOLTAGE SWING(具有N型上拉晶体管和低电压输出摆幅的发送器电路)”的美国专利申请No.16/144,944的优先权，并且该美国专利申请通过引用整体合并于此。
技术介绍
[0003]现代计算设备正变得节能。例如，当前和前几代的双倍数据速率(DDR)存储器(例如，DDR1、DDR2、DDR3、DDR4等)中的输入/输出(I/O)电源电压等于或高于约1.2伏(V)。然而，新一代DDR存储器(例如，DDR5、低功率DDR，诸如LP4x、LP5等)具有低得多的I/O电源电压，例如在0.3
‑
0.6V的范围内。可能期望利用这样的低I/O电源电压，例如用于为新一代的存储器系统设计更高效的且功率和面积优化的I/O设计。<
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：第一晶体管，所述第一晶体管耦合在第一电源节点和输出节点之间；电阻器件和第二晶体管，所述电阻器件和所述第二晶体管串联耦合在所述输出节点和第二电源节点之间；以及预驱动器电路，所述预驱动器电路用于接收数据，并且用于输出第一控制信号和第二控制信号以分别控制所述第一晶体管和所述第二晶体管，其中，所述第一晶体管是N型晶体管。2.根据权利要求1所述的装置，还包括：第三晶体管，所述第三晶体管耦合在所述第一电源节点和所述输出节点之间，其中所述第三晶体管是P型晶体管，并且其中所述电路用于输出第三控制信号以控制所述第三晶体管。3.根据权利要求2所述的装置，其中：所述电路用于：响应于所述第一电源节点处的电压小于阈值电压，经由所述第三控制信号关断所述第三晶体管。4.根据权利要求2所述的装置，还包括：多路复用器，所述多路复用器用于接收第一电源和第二电源，并且将所述第一电源或所述第二电源中的一个输出到所述第一电源节点。5.根据权利要求4所述的装置，其中：所述多路复用器用于：在第一操作模式中，将第一电压电平的所述第一电源输出到所述第一电源节点；所述第一电压电平低于所述第二电源的第二电压电平；并且所述电路用于：在所述第一操作模式中，经由所述第三控制信号关断所述第三晶体管。6.根据权利要求5所述的装置，其中：所述电路用于：在所述第一操作模式中，控制所述第一晶体管和所述第二晶体管的导通状态和关断状态，以基于所述数据选择性地上拉或下拉所述输出节点。7.根据权利要求5所述的装置，其中：所述多路复用器用于：在第二操作模式中，将所述第二电压电平的所述第二电源输出到所述第一电源节点；并且所述电路用于：在所述第二操作模式中，经由所述第一控制信号关断操作的所述第一晶体管。8.根据权利要求7所述的装置，其中：所述电路用于：在所述第二操作模式中，控制所述第二晶体管和所述第三晶体管的导通状态和关断状态，以基于所述数据选择性地上拉或下拉所述输出节点。9.根据权利要求5所述的装置，其中：所述第一电压电平等于或小于0.7伏(V)；并且所述第二电压电平高于1.0V。10.根据权利要求1所述的装置，其中：所述装置是发送器电路，所述发送器电路被包括在以下项之一中：用于将数据发送到存储器接口的存储器控制器，或者耦合到存储器的所述存储器接口。
11.根据权利要求1至10中任一项所述的装置，其中：所述第一电源节点的电压高于所述第二电源节点的电压；并且所述输出节点处的输出信号指示所述数据。12.一种系统，包括：存储器，所述存储器用于存储指令；处理器，所述处理器用于执行所述指令；无线接口，所述无线接口用于促进所述处理器与另一系统通信；以及发送电路，所述发送电路用于通过通道向所述存储器发送数据或从所述存储器发送数据，所述发送电路包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管用于上拉所述通道的电压，其中所述第一晶体管与所述第二晶体管并联耦合，并且其中所述第一晶体管或所述第二晶体管中的至少一个是N型晶体管；以及第三晶体管，所述第三晶体管用于下拉所述通道的电压，其中所述第三晶体管是N型晶体管。13.根据权利要求12所述的系统，其中，所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。