非易失性存储器件制造技术

一种非易失性存储器件，包括：包括第一有源区的外围电路和包括外围电路上的第二有源区的存储块。存储块包括：包括成对的第一绝缘层和第一导电层的竖直结构、竖直结构上的第二绝缘层、第二绝缘层上彼此间隔开的第二导电层和第三导电层以及第一竖直沟道和第二竖直沟道。第二导电层和第三导电层与穿透竖直结构、第二有源区和第二绝缘层在第二导电层与第三导电层之间暴露的区域的第一贯通过孔连接。导电层之间暴露的区域的第一贯通过孔连接。导电层之间暴露的区域的第一贯通过孔连接。

【技术实现步骤摘要】
非易失性存储器件
[0001]相关申请的交叉引用
[0002]本申请要求于2019年10月16日向韩国知识产权局提交的韩国专利申请No.10-2019-0128221的优先权，其公开内容通过全文引用一并于此。


[0003]本公开涉及一种半导体存储器，更具体地涉及一种非易失性存储器件。

技术介绍

[0004]非易失性存储器件可以具有三维结构。三维结构的非易失性存储器件具有其中成对的绝缘层和导电层相堆叠的结构。导电层可以包括单元晶体管和连接到单元晶体管的导线。通常，随着导电层的导电率增加，可以提高非易失性存储器件的性能。
[0005]由于各种工艺问题，非易失性存储器件的一些导电层可能包括导电率比其余导电层低的材料。然而，这种导电率较低的材料往往会降低性能。因此，有利的是提供一种新的器件或方法，防止在采用包括导电率比其余导电层低的材料的一些导电层时降低性能。

技术实现思路

[0006]一个方面是提供一种非易失性存储器件，防止在采用包括导电率比其余导电层低的材料的一些导电层时降低性能。
[0007]根据示例性实施例的一个方面，提供了一种非易失性存储器件，包括：外围电路，包括第一有源区和形成在第一有源区上的多个元件；以及存储块，包括：外围电路上的第二有源区；包括多个层对的竖直结构，每个层对包括沿第一方向延伸并且在垂直于第一方向的第二方向上堆叠在第二有源区上的第一绝缘层和第一导电层；竖直结构上的第二绝缘层；第二绝缘层上的第二导电层和第三导电层，第二导电层和第三导电层沿第一方向彼此间隔开，以暴露第二绝缘层的区域；在第二方向上穿透第二导电层、第二绝缘层和竖直结构的多个第一竖直沟道；以及在第二方向上穿透第三导电层、第二绝缘层和竖直结构的多个第二竖直沟道，其中第二导电层和第三导电层与穿透第二有源区、竖直结构和第二绝缘层在第二导电层与第三导电层之间暴露的区域的第一贯通过孔连接。
[0008]根据示例性实施例的另一方面，提供了一种非易失性存储器件，包括：外围电路，包括第一有源区和形成在第一有源区上的至少三个传输晶体管；以及存储块，包括：外围电路上的第二有源区；包括多个层对的竖直结构，每个层对包括沿第一方向延伸并且在垂直于第一方向的第二方向上堆叠在第二有源区上的第一绝缘层和第一导电层；竖直结构上的第二绝缘层；第二绝缘层上的第二导电层和第三导电层，第二导电层和第三导电层在第一方向上彼此间隔开，以暴露它们之间的区域；在第二方向上穿透第二导电层、第二绝缘层和竖直结构的多个第一竖直沟道；以及在第二方向上穿透第三导电层、第二绝缘层和竖直结构的多个第二竖直沟道，其中至少三个传输晶体管通过穿透第二有源区的至少三个贯通过孔向第二导电层和第三导电层提供公共电压。
[0009]根据示例性实施例的又一方面，提供了一种非易失性存储器件，包括：外围电路，包括第一有源区和形成在第一有源区上的多个元件；以及存储块，包括：外围电路上的第二有源区；包括多个层对的竖直结构，每个层对包括沿第一方向延伸并且在垂直于第一方向的第二方向上堆叠在第二有源区上的第一绝缘层和第一导电层；竖直结构上的第二绝缘层；第二绝缘层上的第二导电层和第三导电层，第二导电层和第三导电层在第一方向上彼此间隔开，以暴露第二导电层与第三导电层之间的区域；第二绝缘层上的第四导电层和第五导电层，第四导电层和第五导电层在第一方向上彼此间隔开以暴露第四导电层与第五导电层之间的区域，并且在垂直于第一方向和第二方向的第三方向上与第二导电层和第三导电层并排；第二绝缘层上的第六导电层和第七导电层，第六导电层和第七导电层在第一方向上彼此间隔开以暴露第六导电层与第七导电层之间的区域，并且在第三方向上与第四导电层和第五导电层并排；在第二方向上穿透竖直结构的多个竖直沟道，其中第二导电层和第三导电层与穿透第二有源区、竖直结构和第二绝缘层在第二导电层与第三导电层之间暴露的区域的第一贯通过孔连接；其中第四导电层和第五导电层与穿透第二有源区、竖直结构和第二绝缘层在第四导电层与第五导电层之间暴露的区域的第二贯通过孔连接；以及其中第六导电层和第七导电层与穿透第二有源区、竖直结构和第二绝缘层在第六导电层与第七导电层之间暴露的区域的第三贯通过孔连接。
[0010]根据示例性实施例的又一方面，提供了一种非易失性存储器件，包括：外围电路，包括第一有源区和形成在第一有源区上的传输晶体管；以及存储块，包括：外围电路上的第二有源区；包括交替地堆叠在第二有源区上的多个第一绝缘层和多个第一导电层的竖直结构，多个第一导电层包括钨；竖直结构上的第二绝缘层；第二导电层，包括多晶硅并且被分隔为彼此间隔开的第一部分导电层和第二部分导电层，以暴露第二绝缘层在第一部分导电层与第二部分导电层之间的区域；穿透第二导电层、第二绝缘层和竖直结构的多个竖直沟道；以及其中传输晶体管通过穿透第二有源区、竖直结构以及第一部分导电层与第二部分导电层之间暴露的区域的贯通过孔连接到第一部分导电层和第二部分导电层，并且被配置为向第一部分导电层和第二部分导电层提供公共电压。
[0011]根据示例性实施例的又一方面，提供了一种非易失性存储器件，包括：其上形成有传输晶体管的外围电路；以及存储块，包括：包括交替地堆叠在外围电路上的多个第一绝缘层和多个第一导电层的竖直结构，多个第一导电层包括钨，其中存储块由多个字线切口限定，多个第一导电层中的最上导电层被分隔为彼此间隔开的第一部分导电层和第二部分导电层，以暴露多个第一绝缘层中的第一绝缘层的区域，最上导电层包括多晶硅，并且第一部分导电层和第二部分导电层各自包括由串选择线切口划分的多个部分。
附图说明
[0012]通过参考附图详细描述其示例性实施例，上述和其他方面将变得清楚，附图中：
[0013]图1是示出根据示例性实施例的非易失性存储器件的平面视图；
[0014]图2是沿图1的I-I
’
线截取的图1的非易失性存储器件的横截面视图；
[0015]图3示出了根据示例性实施例的根据非易失性存储器件的另一示例的平面视图；
[0016]图4示出了根据示例性实施例的根据非易失性存储器件的另一示例的平面视图；
[0017]图5是沿图4的II-II
’
线截取的图4的非易失性存储器件的横截面视图；
[0018]图6是沿图4的III-III
’
线截取的图4的非易失性存储器件的横截面视图；
[0019]图7示出了存储块的横截面视图的另一示例；
[0020]图8是根据示例性实施例的非易失性存储器件的另一示例的平面视图；
[0021]图9是沿图8的IV-IV
’
线截取的图8的非易失性存储器件的横截面视图；
[0022]图10示出了根据示例性实施例的示例性贯通过孔的形状；
[0023]图11示出了对应于图1的虚线框的电路图的示例；以及
[0024]图12是示出根据示例性实施例的非易失性存储器件的框图。
具体实施方式
[0025]在下文中，将详细且清楚本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：外围电路，包括第一有源区和形成在所述第一有源区上的多个元件；以及存储块，包括：所述外围电路上的第二有源区；包括多个层对的竖直结构，每个层对包括沿第一方向延伸并且在垂直于所述第一方向的第二方向上堆叠在所述第二有源区上的第一绝缘层和第一导电层；所述竖直结构上的第二绝缘层；所述第二绝缘层上的第二导电层和第三导电层，所述第二导电层和所述第三导电层沿所述第一方向彼此间隔开，以暴露所述第二绝缘层的区域；在所述第二方向上穿透所述第二导电层、所述第二绝缘层和所述竖直结构的多个第一竖直沟道；以及在所述第二方向上穿透所述第三导电层、所述第二绝缘层和所述竖直结构的多个第二竖直沟道，其中，所述第二导电层和所述第三导电层与第一贯通过孔连接，所述第一贯通过孔穿透所述第二有源区、所述竖直结构以及所述第二绝缘层的在所述第二导电层与所述第三导电层之间暴露的区域。2.根据权利要求1所述的非易失性存储器件，其中，所述第一贯通过孔电连接到所述外围电路的所述多个元件中的至少一个。3.根据权利要求1所述的非易失性存储器件，其中，所述第二导电层与第二贯通过孔连接，所述第二贯通过孔在所述第二导电层的与设置所述第一贯通过孔的一侧相对的一侧上穿透所述第二有源区，以及其中，所述第三导电层与第三贯通过孔连接，所述第三贯通过孔在所述第三导电层的与设置所述第一贯通过孔的一侧相对的一侧上穿透所述第二有源区。4.根据权利要求1所述的非易失性存储器件，其中，所述存储块还包括：所述第二绝缘层上的第四导电层，所述第四导电层在垂直于所述第一方向和所述第二方向的第三方向上与所述第二导电层间隔开；所述第二绝缘层上的第五导电层，所述第五导电层在所述第三方向上与所述第三导电层间隔开，并且在所述第一方向上与所述第四导电层间隔开，以暴露所述第二绝缘层的区域；在所述第二方向上穿透所述第四导电层、所述第二绝缘层和所述竖直结构的多个第三竖直沟道；在所述第二方向上穿透所述第五导电层、所述第二绝缘层和所述竖直结构的多个第四竖直沟道，其中，所述第四导电层和所述第五导电层与第二贯通过孔连接，所述第二贯通过孔穿透所述第二有源区、所述竖直结构以及所述第二绝缘层的在所述第四导电层与所述第五导电层之间暴露的区域。5.根据权利要求4所述的非易失性存储器件，其中，所述第四导电层与第三贯通过孔连接，所述第三贯通过孔在所述第四导电层的与设置所述第二贯通过孔的一侧相对的一侧上穿透所述第二有源区，以及
其中，所述第五导电层与第四贯通过孔连接，所述第四贯通过孔在所述第五导电层的与设置所述第二贯通过孔的一侧相对的一侧上穿透所述第二有源区。6.根据权利要求4所述的非易失性存储器件，其中，所述第二导电层与所述第四导电层之间的第一边界以及所述第三导电层与所述第五导电层之间的第二边界具有波形。7.根据权利要求4所述的非易失性存储器件，其中，所述存储块还包括：在所述第二导电层与所述第四导电层之间的第一边界处在所述第二方向上穿透所述第二绝缘层和所述竖直结构的至少一个第一虚设竖直沟道；以及在所述第三导电层与所述第五导电层之间的第二边界处在所述第二方向上穿透所述第二绝缘层和所述竖直结构的至少一个第二虚设竖直沟道。8.根据权利要求4所述的非易失性存储器件，其中，所述存储块还包括：所述第二绝缘层上的第六导电层，所述第六导电层在所述第三方向上与所述第四导电层间隔开；所述第二绝缘层上的第七导电层，所述第七导电层在所述第三方向上与所述第五导电层间隔开，并且在所述第一方向上与所述第六导电层间隔开，以暴露所述第二绝缘层的区域；在所述第二方向上穿透所述第六导电层、所述第二绝缘层和所述竖直结构的多个第五竖直沟道；在所述第二方向上穿透所述第七导电层、所述第二绝缘层和所述竖直结构的多个第六竖直沟道，其中，所述第六导电层和所述第七导电层与第三贯通过孔连接，所述第三贯通过孔穿透所述第二有源区、所述竖直结构以及所述第二绝缘层的在所述第六导电层与所述第七导电层之间暴露的区域。9.根据权利要求8所述的非易失性存储器件，其中，所述第六导电层与第四贯通过孔连接，所述第四贯通过孔在所述第六导电层的与设置所述第三贯通过孔的一侧相对的一侧上穿透所述第二有源区，以及其中，所述第七导电层与第五贯通过孔连接，所述第五贯通过孔在所述第七导电层的与设置所述第三贯通过孔的一侧相对的一侧上穿透。10.根据权利要求8所述的非易失性存储器件，其中，所述多个第一竖直沟道、所述多个第三竖直沟道和所述多个第五竖直沟道被分类为沿所述第三方向延伸的多个组，以及其中，所述多个组中的每个组包括沿所述第三方向依次布置成两列的12个竖直沟道。11.根据权利要求10所述的非易失性存储器件，其中，所述第二导电层与所述第四导电层之间的第一边界以及所述第四导电层与所述第六导电层之间的第二边界具有波形，使得距所述12个竖直沟道中最接近所述第一边界和所述第二边界中每一个边界的竖直沟道的距离为阈值距离或更大的距离。12.根据权利要求8所述的非易失性存储器件，其中，所述多个第一竖直沟道、所述多个第三竖直沟道和所述多个第五...

【专利技术属性】
技术研发人员：尹敬和，金灿镐，姜东求，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：