ESD保护电路及其实现方法技术

一种ESD保护电路及其实现方法，ESD保护电路结构包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元。未发生ESD时，第二下拉网络单元关闭；发生ESD时，第一下拉网络单元在上RD单元作用下开启，使第二下拉网络单元开启，电源和地之间形成导电通路，泄放电荷。通过低压器件实现高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏。防止器件损坏。防止器件损坏。

【技术实现步骤摘要】
ESD保护电路及其实现方法


[0001]本专利技术涉及集成电路设计领域，尤其与一种ESD保护电路及其实现方法有关。

技术介绍

[0002]随着集成电路技术的发展，器件尺寸的降低，芯片内部可靠性也随之降低。静电放电(Electrostatic Discharge，ESD)是影响芯片可靠性的最主要的因素之一。常见的ESD失效模式如图1所示：（a）PN结击穿，（b）介质击穿，（c）金属熔融。
[0003]ESD防护电路是一种保护电路，它不能影响电路的正常工作，所以在设计的时候必须注意以下基本原则：1）ESD保护电路必须在有ESD应力时提供静电放电通路，从而对芯片内核电路进行有效保护。
[0004]2）芯片引脚上有ESD应力时，保护电路不仅要为内核关键器件提供保护，还要保护自身以免被ESD电流烧毁。
[0005]3）芯片正常操作时，ESD保护电路相当于开路，其寄生参数不能对信号的传输产生太大影响。
[0006]在集成电路中加入ESD保护电路，旨在避免集成芯片内部电路遭受ESD损伤，因此在设计ESD保护电路时，还需兼顾ES本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ESD保护电路，其特征在于，包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；上拉网络单元包括上RC单元，上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元；上RC单元，用于在电源发生ESD时，使上RC单元连接电源的一端与另一端形成压差；上拉网络单元，用于在电源未发生ESD时呈关闭状态，在电源发生ESD时在上RC单元形成的压差作用下呈开启状态；第一下拉网络单元，用于在电源未发生ESD或在电源发生ESD时均保持开启状态；第二下拉网络单元，用于在上拉网络单元关闭、第一下拉网络单元开启时，呈关闭状态，使电源和地之间不形成导电通路，无电荷泄放；用于在上拉网络单元、第一下拉网络单元均开启时，呈开启状态，在电源和地之间形成导电通路，泄放电荷。2.根据权利要求1所述的ESD保护电路，其特征在于，上拉网络单元包括上RC单元、PMOS管MP2、PMOS管MP3，第一下拉网络单元包括下RC单元、NMOS管MN2，第二下拉网络单元包括NMOS管MN3、NMOS管MN4；PMOS管MP2的栅极通过上RC单元连接电源，源极连接电源，漏极连接PMOS管MP3的源极和NMOS管MN3的栅极；PMOS管MP3的漏极连接NMOS管MN2的漏极和NMOS管MN4的栅极，PMOS管MP3的栅极连接偏置电压提供端；NMOS管MN2的源极接地，栅极通过下RC单元连接电源；NMOS管MN3的漏极连接电源，源极连接NMOS管MN4的漏极；NMOS管MN4的源极接地。3.根据权利要求2所述的ESD保护电路，其特征在于，上RC单元包括电容C1和电阻R4，电容C1一端接地，另一端连接PMOS管MP2的栅极和电阻R4一端，电阻R4另一端接电源。4.根据权利要求3所述的ESD保护电路，其特征在于，下RC单元包括电容C2和电阻R5，电容C2的一端连接NMOS管MN2的栅极和电阻R5一端，电容C2另一端接地，电阻R5另一端连接电源。5.根据权利要求4所述的ESD保护电路，其特征在于，还包括：第一隔离单元，连接于上拉网络单元和电源之间，用于将电源信号与上拉网络单元进行隔离；第二隔离单元，连接于第一下拉网络单元和电源之间，用于将地信号与第一下拉网络单元进行隔离。6.根据权利要求5所述的ESD保护电路，其特征在于：第一隔离单元，包括PMOS管MP1，设于电阻R4和电容C1之间，其漏极连接PMOS管MP2的栅极，源极连...

【专利技术属性】
技术研发人员：刘鸿瑾，李天文，张绍林，贺冬云，张智京，李瑞梅，
申请(专利权)人：北京轩宇空间科技有限公司，
类型：发明
国别省市：