一种低压差线性稳压器制造技术

本发明专利技术公开了一种低压差线性稳压器，包括：噪声抑制电路、误差放大器EA、输出调整电路MP1、反馈网络；其中：所述噪声抑制电路一个输入端与参考电压VREF连接，其另一个输入端与输入电源电压VIN连接，噪声抑制电路的输出端与误差放大器EA的一个输入端连接；所述误差放大器EA的另一个输入端连接反馈网络，其输出端连接输出调整电路的控制端；所述输出调整电路的输入端连接输入电源电压VIN，其输出端作为所述低压差线性稳压器的输出。与传统结构相比，本发明专利技术能加快VREF响应速度，降噪的同时不影响输出响应。输出响应。输出响应。

【技术实现步骤摘要】
一种低压差线性稳压器


[0001]本专利技术涉及低压差线性稳压器领域，具体的，涉及一种低压差线性稳压器。

技术介绍

[0002]随着通信通道的复杂程度不断增加，对其可靠性的需求也不断增加，人们对电信系统的要求和期望也在不断提高。这些通信系统依赖于高性能、高时钟频率和数据转换器器件，而这些器件的性能有非常依赖于系统电源轨的质量。低压差线性稳压器以其电路结构简单、占用芯片面积小以及输出纹波小等优点，被广泛应用于模拟、射频电路中的电源管理电路。表明低压差线性稳压器的一个关键参数就是其输出噪声，在实际应用中，仅仅是少量的噪声也可能对系统性能产生极大的负面影响。
[0003]传统低压差线性稳压器的主要噪声源之一就是基准电压VREF处的噪声，也就是误差放大器输出端噪声。为了减小基准电压VREF噪声，通常的做法是增加一个NR管脚。在VREF和误差放大器之间串联一个电阻RNR，并且通过NR管脚外接一个滤波电容CNR来达到过滤噪声的目的。此做法不但增加了一个管脚和一个外部器件，而且RNR和CNR在降噪的同时，较大的CNR值还会引起线性稳压器参考电压VREF有较大的延时。

技术实现思路

[0004]本专利技术的目的在于，针对上述问题，提出一种低压差线性稳压器。
[0005]一种低压差线性稳压器，包括噪声抑制电路、误差放大器EA、输出调整电路MP1、反馈网络；其中：
[0006]所述噪声抑制电路一个输入端与参考电压VREF连接，其另一个输入端与输入电源电压VIN连接，噪声抑制电路的输出端与误差放大器EA的一个输入端连接；
[0007]所述误差放大器EA的另一个输入端连接反馈网络，其输出端连接输出调整电路的控制端；
[0008]所述输出调整电路的输入端连接输入电源电压VIN，其输出端作为所述低压差线性稳压器的输出。
[0009]所述输出调整电路MP1为PMOS管，所述PMOS管栅极接误差放大器EA输出端，所述PMOS管源极和衬底接输入电压VIN，所述PMOS管漏极接反馈网络输入端。
[0010]所述低压差线性稳压器还包括输出电容COUT，所述输出电容连接反馈网络输入端。
[0011]所述反馈网络包括第一分压电阻R1和第二分压电阻R2。
[0012]所述噪声抑制电路为改进型抑制电路，所述噪声抑制电路包括：缓冲器Buffer1，其正向输入端接输入信号VREF，用于接收降噪前的带隙基准电压VREF；基准电压调节电路，其输入端连接所述缓冲器Buffer1反向输入端和输出端，用于处理基准电压VREF并生成电压可调的基准电压源VREF1；有源电阻电路，其输入端连接所述基准电压调节电路输出端，用于接收并处理基准电压调节电路输出的基准电压源VREF1，生成低噪声基准源VREF2；快
速响应电路，其输入端连接所述基准电压调节电路输出端，其输出端连接有源电阻输出端，用于快速建立低噪声基准源VREF2。
[0013]本专利技术的有益效果：省略了传统NR降噪管脚，能够减小外接电容CNR的电容值并将其集成于芯片内部，减少了应用外围器件，提高集成度。本专利技术与传统结构相比，还能加快VREF的响应速度，降噪的同时不影响输出响应。
附图说明
[0014]图1为传统低压差线性稳压器结构框图。
[0015]图2为传统VREF基准电压噪声抑制解决方案示意图。
[0016]图3为本专利技术涉及的VREF基准电压噪声抑制电路示意图。
[0017]图4为本专利技术噪声抑制电路及应用其的低压差线性稳压器示意图。
具体实施方式
[0018]下面结合附图对本专利技术作进一步说明。
[0019]如图4所示，一种低压差线性稳压器，包括噪声抑制电路、误差放大器EA、输出调整电路MP1、反馈网络；其中：
[0020]所述噪声抑制电路一个输入端与参考电压VREF连接，其另一个输入端与输入电源电压VIN连接，噪声抑制电路的输出端与误差放大器EA的一个输入端连接；
[0021]所述误差放大器EA的另一个输入端连接反馈网络，其输出端连接输出调整电路的控制端；
[0022]所述输出调整电路的输入端连接输入电源电压VIN，其输出端作为所述低压差线性稳压器的输出。
[0023]所述输出调整电路MP1为PMOS管，所述PMOS管栅极接误差放大器EA输出端，所述PMOS管源极和衬底接输入电压VIN，所述PMOS管漏极接反馈网络输入端。
[0024]所述低压差线性稳压器还包括输出电容COUT，所述输出电容连接反馈网络输入端。
[0025]所述反馈网络包括第一分压电阻R1和第二分压电阻R2。
[0026]如图3所示，所述噪声抑制电路为改进型抑制电路，所述噪声抑制电路包括：缓冲器Buffer1，其正向输入端接输入信号VREF，用于接收降噪前的带隙基准电压VREF；基准电压调节电路，其输入端连接所述缓冲器Buffer1反向输入端和输出端，用于处理基准电压VREF并生成电压可调的基准电压源VREF1；有源电阻电路，其输入端连接所述基准电压调节电路输出端，用于接收并处理基准电压调节电路输出的基准电压源VREF1，生成低噪声基准源VREF2；快速响应电路，其输入端连接所述基准电压调节电路输出端，其输出端连接有源电阻输出端，用于快速建立低噪声基准源VREF2。
[0027]需要说明的是，如图1和图2所示，传统VREF基准电压噪声抑制电路针对的主要噪声源之一就是基准电压VREF处的噪声，也就是误差放大器输出端噪声，为了减小基准电压VREF噪声，通常的做法是增加一个NR管脚，在VREF和误差放大器之间串联一个电阻RNR，并且通过NR管脚外接一个滤波电容CNR来达到过滤噪声的目的；此做法不但增加了一个管脚和一个外部器件，而且RNR和CNR在降噪的同时，较大的CNR值还会引起线性稳压器参考电压
VREF有较大的延时。
[0028]需要理解的是，该噪声抑制电路的工作原理如下：
[0029]基准电压VREF经过第一缓冲器Buffer1、电流镜MP1、MP2和分压电压R2、R3以后，产生电压可调且温度系数与VREF基本相同的基准电压源VREF1；MP4和MP5经过电流镜像以后产生的微电流源替代无源电阻，此有源电阻等效电阻为RNR；电容C1为滤波电容，所有VREF2就是通过噪声抑制电路以后的低噪声基准源，输出到误差放大器；从VREF1处至VREF2处的噪声衰减程度可以用一个衰减函数来表示：
[0030][0031]其中
[0032][0033]可见RNR和C1越大，fp越小，则G(f)越小，噪声抑制越有效。由于MP4和MP5形成的有源电阻RNR较大，可以减小电容C1以有利于集成到芯片内部。
[0034]另外INV1、MN5和MP6的加入，使得在VREF的建立阶段VREF2_DET为高电平，INV1输出为低电平，MN5和MP6构成的传输门导通，所以VREF2等于VREF1，能够解决由于RNR的存在导致VREF2建立时间变慢的问题，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压差线性稳压器，其特征在于，包括噪声抑制电路、误差放大器EA、输出调整电路MP1、反馈网络；其中：所述噪声抑制电路一个输入端与参考电压VREF连接，其另一个输入端与输入电源电压VIN连接，噪声抑制电路的输出端与误差放大器EA的一个输入端连接；所述误差放大器EA的另一个输入端连接反馈网络，其输出端连接输出调整电路的控制端；所述输出调整电路的输入端连接输入电源电压VIN，其输出端作为所述低压差线性稳压器的输出。2.如权利要求1所述，一种低压差线性稳压器，其特征在于，所述输出调整电路MP1为PMOS管，所述PMOS管栅极接误差放大器EA输出端，所述PMOS管源极和衬底接输入电压VIN，所述PMOS管漏极接反馈网络输入端。3.如权利要求1所述，一种低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括输出电容COUT，所述输出电容C...

【专利技术属性】
技术研发人员：洪锋明，
申请(专利权)人：成都瓴科微电子有限责任公司，
类型：发明
国别省市：