一种隔离驱动电路的接收电路制造技术

本申请提供一种隔离驱动电路的接收电路，包括：差分对输入模块，用于接收共模输入电压信号，并抑制共模输入电压信号的噪声；电流产生和镜像电路，用于接收第一使能信号，并在第一使能信号开启时，产生四路电流偏置；共模反馈电路的输入端和输出端连接电流产生和镜像电路的两路电流偏置，用于提高环路共模增益，稳定差分对输入模块输出的共模信号；预放大电路的两个输入端连接两路电流偏置，用于对差分对输入模块输出的共模信号进行放大，提高电路的带宽；比较电路的两个输入端分别连接预放大电路的两个输出端，用于接收预放大电路输出的差模信号，并比较后输出比较结果；低通滤波电路，用于接收比较结果，并进行低通滤波后输出，作为接收信号。作为接收信号。作为接收信号。

【技术实现步骤摘要】
一种隔离驱动电路的接收电路


[0001]本专利技术涉及新能源汽车SiC高压隔离驱动集成电路设计领域，特别是涉及一种隔离驱动电路的接收电路。

技术介绍

[0002]SiC是新能源汽车第三代半导体的核心功率器件，为了合理的控制SiC器件的开通和关断，检测和保护SiC器件，驱动及保护电路是必不可少的。
[0003]随着第三代半导体SiC在高压高速器件特性方面的发展，在处理高压和大功率方面，SiC的高压低导通阻抗特性，与传统的硅基功率器件相比，优势越来越显著，但是每一个高压SiC器件都需要一个相应的驱动电路来实现从MCU到高压开关SiC的控制，而MCU端的电压只有1.8V
‑
5V，甚至更低；而SiC端的电压域高达1700V
‑
3300V，甚至更高，因此需要高压隔离驱动的收发电路来实现信号的传递。
[0004]适用于SiC高压应用环境的隔离驱动收发电路里，传统的收发方式，在接收端极容易受到严重高速共模干扰的影响，干扰接收信号的幅度，根据SiC的开启速度及工作电压不同，受到的高速共模干扰从50V/ns到200V/ns不等，甚至更高。共模干扰越大，信号质量越差，传输的可靠性越低。

技术实现思路

[0005]有鉴于此，本专利技术提供一种适用于隔离驱动电路的接收电路，以解决现有技术中隔离驱动收发电路中接收端受高速共模干扰严重，导致的信号质量差，传输可靠性低的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：
[0007]一种隔离驱动电路的接收电路，包括：
[0008]差分对输入模块，用于接收共模输入电压信号，并抑制所述共模输入电压信号的噪声；
[0009]电流产生和镜像电路，用于接收第一使能信号，并在所述第一使能信号开启时，产生四路电流偏置；
[0010]共模反馈电路的输入端和输出端连接所述电流产生和镜像电路的两路电流偏置，用于提高环路共模增益，稳定所述差分对输入模块输出的共模信号；
[0011]预放大电路的两个输入端连接所述两路电流偏置，用于对所述差分对输入模块输出的共模信号进行放大，提高电路的带宽；
[0012]比较电路的两个输入端分别连接所述预放大电路的两个输出端，所述比较电路用于接收所述预放大电路输出的差模信号，并比较后输出比较结果；
[0013]低通滤波电路，用于接收所述比较电路的比较结果，并进行低通滤波后输出，作为接收信号。
[0014]经由上述的技术方案可知，本专利技术提供的隔离驱动电路的接收电路，包括电流产
生和镜像电路，其由使能信号CMD_P控制，输出接差分对、共模反馈电路和预放大电路。差分对用来抑制输入信号噪声，共模反馈电路用来提高环路共模增益，稳定共模信号，预放大电路用来提高电路的带宽，增加电路稳定性。预放大电路的输出接比较器，比较器用来判断信号，比较器的输出接低通滤波电路，低通滤波电路的输出为接收信号OUT。当该电路不检测温度时，所有电路处于关断状态，不产生功耗；当该接收电路开始隔离驱动电路时，电流源产生和镜像电路输出电流分别流过两个差分对，分别产生与输入信号正相关的电压信号和输出电压信号。差分对的输出信号先后输入预放大电路和比较器，最后输入低通滤波电路。
[0015]采用本专利技术的隔离驱动电路的接收电路，电路结构简单，节约面积，降低成本，可靠性高，提高隔离电路的稳定性，且该接收电路有效抑制严重高速共模干扰，确保信号的完整性。也即，在高速共模瞬态发生时，输入信号的幅度会严重变小，且输入/输出共模电压也会显著改变，为了减小这些因素的影响，设计了以上电路的组合，来实现信号的稳定放大、以及比较滤波，实现在高速共模瞬态发生时，电路可以有效正常的接收信号。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0017]图1为本专利技术实施例提供的一种隔离驱动电路的接收电路的框图；
[0018]图2为本专利技术实施例提供的一种隔离驱动电路的接收电路的结构示意图；
[0019]图3为本专利技术实施例提供的一种预放大电路示意图；
[0020]图4为本专利技术实施例提供的一种比较电路示意图。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0022]请参见图1，图1为本专利技术实施例提供的一种隔离驱动电路的接收电路的框图；所述隔离驱动电路的接收电路包括电流产生和镜像电路1、共模反馈电路2、预放大电路3、比较器电路4、低通滤波电路5以及差分对输入模块6。
[0023]本实施例中，差分对输入模块6，用于接收共模输入电压信号，并抑制共模输入电压信号的噪声；电流产生和镜像电路1，用于接收第一使能信号CMD_P，并在第一使能信号CMD_P开启时，产生四路电流偏置；共模反馈电路2的输入端和输出端连接电流产生和镜像电路1的两路电流偏置，用于提高环路共模增益，稳定差分对输入模块输出的共模信号；预放大电路3的两个输入端连接两路电流偏置，用于对差分对输入模块6输出的共模信号进行放大，提高电路的带宽；比较电路4的两个输入端分别连接预放大电路3的两个输出端，比较电路4用于接收预放大电路3输出的差模信号，并比较后输出比较结果；低通滤波电路5，用于接收比较电路的比较结果，并进行低通滤波后输出，作为接收信号OUT。
[0024]本实施例中提供的电路模块之间的连接关系就可以抑制高速共模瞬态，原理是：高速共模瞬态发生时，输入芯片的幅度会严重变小，且输入/出共模电压也会显著改变，为了减小这些因素的影响，设计了以上电路的组合，来实现信号的稳定放大、以及比较滤波，实现在高速共模瞬态发生时，电路可以有效正常的接收信号。
[0025]请参见图2，图2为本专利技术实施例提供的一种隔离驱动电路的接收电路的具体结构示意图，差分对输入模块6包括：第一晶体管MN1、第二晶体管MN2、第三晶体管MN3、第四晶体管MN4、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电阻R1和第二电阻R2。
[0026]其中，第一晶体管MN1的控制端与第三晶体管MN3的控制端相连；第一晶体管MN1的第一端与四路电流偏置中的第一路电流偏置S1相连；第一晶体管MN1的第二端与第三晶体管MN3的第二端、第三电容C3的一端、第一电阻R1的一端相连，第三电容C3的另一端接收共模输入电压信号的正电压信号Vin+；第一电阻R1的一端接地；第三晶体管MN3的第一端与第三晶体管MN3的控制端、第一电容C1的一端，以及四路电流偏置中的第二路电流偏置S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离驱动电路的接收电路，其特征在于，包括：差分对输入模块(6)，用于接收共模输入电压信号，并抑制所述共模输入电压信号的噪声；电流产生和镜像电路(1)，用于接收第一使能信号(CMD_P)，并在所述第一使能信号(CMD_P)开启时，产生四路电流偏置；共模反馈电路(2)的输入端和输出端连接所述电流产生和镜像电路(1)的两路电流偏置，用于提高环路共模增益，稳定所述差分对输入模块输出的共模信号；预放大电路(3)的两个输入端连接所述两路电流偏置，用于对所述差分对输入模块(6)输出的共模信号进行放大，提高电路的带宽；比较电路(4)的两个输入端分别连接所述预放大电路(3)的两个输出端，所述比较电路(4)用于接收所述预放大电路(3)输出的差模信号，并比较后输出比较结果；低通滤波电路(5)，用于接收所述比较电路的比较结果，并进行低通滤波后输出，作为接收信号(OUT)。2.根据权利要求1所述的隔离驱动电路的接收电路，其特征在于，所述差分对输入模块(6)包括：第一晶体管(MN1)、第二晶体管(MN2)、第三晶体管(MN3)、第四晶体管(MN4)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第一电阻(R1)和第二电阻(R2)；其中，所述第一晶体管(MN1)的控制端与所述第三晶体管(MN3)的控制端相连；所述第一晶体管(MN1)的第一端与所述四路电流偏置中的第一路电流偏置(S1)相连；所述第一晶体管(MN1)的第二端与所述第三晶体管(MN3)的第二端、所述第三电容(C3)的一端、所述第一电阻(R1)的一端相连；所述第三电容(C3)的另一端接收所述共模输入电压信号的正电压信号(Vin+)；所述第一电阻(R1)的另一端接地；所述第三晶体管(MN3)的第一端与所述第三晶体管(MN3)的控制端、所述第一电容(C1)的一端，以及所述四路电流偏置中的第二路电流偏置(S2)相连；所述第一电容(C1)的另一端与所述第二电容(R2)的一端、所述第四电容(C4)的一端，以及所述第四晶体管(MN4)的第二端、所述第二晶体管(MN2)的第二端相连；所述第四电容(C4)的另一端接收所述共模输入电压信号的负电压信号(Vin
‑
)；所述第二电阻(R2)的另一端均接地；所述第二晶体管(MN2)的控制端与所述第四晶体管(MN4)的控制端相连；所述第二晶体管(MN2)的第一端与所述四路电流偏置中的第四路电流偏置(S4)相连；所述第四晶体管(MN4)的第一端与所述第四晶体管(MN4)的控制端、所述第二电容(C2)的一端，以及所述四路电流偏置中的第三路电流偏置(S3)相连；所述第二电容(C2)的另一端用于接收所述共模输入电压信号的正电压信号(Vin+)。3.根据权利要求2所述的隔离驱动电路的接收电路，其特征在于，所述电流产生和镜像电路(1)包括：第五晶体管(MP1)、第六晶体管(MP2)、第七晶体管(MP3)、第一电流源(I1)和第二电流源(I2)；其中，所述第五晶体管(MP1)的控制端用于接收第一使能信号(CMD_P)的控制，所述第
五晶体管(MP1)的第二端与所述第六晶体管(MP2)的控制端相连，所述第五晶体管(MP1)的第一端和控制端与电源(VCC)相连；所述第六晶体管(MP2)的控制端与所述第七晶体管(MP3)的控制端相连，所述第六晶体管(MP2)的第二端为所述第一电流偏置(S1)，所述第六晶体管(MP2)的第一端与电源(VCC)相连；所述第七晶体管(MP3)的第二端为所述第四电流偏置(S4)，所述第七晶体管(MP3)的第一端与电源(VCC)相连；所述第一电流源(I1)的一端与所述电源(VCC)连接，另一端作为所述第二电流偏置(S2)；所述第二电流源(I2)的一端与所述电源(VCC)连接，另一端作为所述第三电流偏置(S3)。4.根据权利要求3所述的隔离驱动电路的接收电路，其特征在于，所述共模反馈电路(2)包括：第八晶体管(MP4)、第九晶体管(MP5)、第十晶体管(MP6)、第十一晶体管(MN5)和第十二晶体管(MN6)；其中，所述第八晶体管(MP4)的第一端、所述第九晶体管(MP5)的第一端和所述第十晶体管(MP6)的第一端均与所述电源(VCC)相连；所述第八晶体管(MP4)的控制端与所述第四路电流偏置(S4)相连；所述第九晶体管(MP5)的控制端与所述第一路电流偏置(S1)相连；所述第十晶体管(MP6)的控制端与所述第七晶体管(MP3)的控制端相连；所述第八晶体管(MP4)的第二端与所述第九晶体管(MP5)的第二端相连，并与所述第十一晶体管(MN5)的第一端、所述第十一晶体管(MN5)的控制端和所述第十二晶体管(MN6)的控制端相连；所述第十晶体管(MP6)的第二端与所述第十晶体管(MP6)的控制端、所述第十二晶体管(MN6)的第一端相连；所述第十一晶体管(MN5)的第二端和所述第十二晶体管(MN6)的第二端均接地。5.根据权利要求4所述的隔离驱动电路的接收电路，其特征在于，所述预放大电路(3)包括：第三电阻(R3)、第四电阻(R4)、第一三极管(Q1)、第二三极管(Q2)、第十三晶体管(MN7)、第十四晶体管(MN8)、第十五晶体管(MN9)和第三电流源(I3)；其中，所述第三电阻(R3)和所述第四电阻(R4)的一端均与所述电源(VCC)相连；所述第三电阻(R3)的另一端与所述第一三极管(Q1)的第一端相连，作为负输出端(OUT
‑
)；所述第一三极管(Q1)的控制端用于接收所述共模输入电压信号的正电压信号(Vin+)；所述第四电阻(R4)的另一端与所述第二三极管(Q2)的第一端相连，作为正输出端(OUT+)；所...

【专利技术属性】
技术研发人员：郝炳贤，王云，郑鲲鲲，王飞，薛静，杨娜，任广辉，严文瑞，马玫娟，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：