【技术实现步骤摘要】
形成集成电路器件的方法
[0001]本公开总体上涉及电子领域，更具体地，涉及集成电路器件。
技术介绍
[0002]已经引入了全对准(fully-aligned)的金属线结构，以在通路接触与随后形成在通路接触上的金属线之间提供稳定的电连接。然而，由于在形成金属线时的覆盖误差(overlay error)，全对准的金属线结构可能无法在通路接触和金属线之间提供均匀的表面电阻。
技术实现思路
[0003]根据本专利技术构思的一些实施方式，形成集成电路器件的方法可以包括通过单独的工艺顺序地形成通路接触和金属线。通路接触可以是具有比金属线的宽度宽的宽度的扩大的通路接触。通路接触的宽度与金属线的宽度之差可以大于通路接触和金属线之间的覆盖裕度，使得金属线可以包括即使在形成金属线时存在覆盖误差也重叠并完全接触下面的通路接触的部分。此外，该方法可以包括在形成金属线之前，通过在通路接触上方形成凹陷来形成全对准的金属线。
[0004]根据本专利技术构思的一些实施方式，形成集成电路器件的方法可以包括在衬底上形成第一绝缘层和通路...
【技术保护点】
【技术特征摘要】
1.一种形成集成电路器件的方法，所述方法包括：在衬底上形成第一绝缘层和通路接触，其中所述衬底包括面对所述通路接触的上表面，所述通路接触在所述第一绝缘层中并且包括面对所述衬底的下表面以及与所述下表面相反的上表面；以及在所述通路接触上形成第二绝缘层和金属线，其中所述金属线在所述第二绝缘层中并且包括面对所述衬底并接触所述通路接触的所述上表面的下表面；其中，所述金属线的所述下表面以及在所述金属线和所述通路接触之间的界面均具有在水平方向上的第一宽度，所述水平方向与所述衬底的所述上表面平行。2.根据权利要求1所述的方法，其中，所述通路接触包括在所述水平方向上的相反侧，并且所述金属线不重叠所述通路接触的所述相反侧。3.根据权利要求1所述的方法，其中，所述金属线包括在所述水平方向上彼此间隔开的第一金属线和第二金属线，其中，所述第一金属线包括面对所述衬底并接触所述通路接触的所述上表面的第一下表面，所述第二金属线包括面对所述衬底并接触所述第一绝缘层的第二下表面，以及其中，所述第一金属线的所述第一下表面与所述衬底的所述上表面间隔开第一距离，所述第二金属线的所述第二下表面与所述衬底的所述上表面间隔开第二距离，所述第二距离比所述第一距离长。4.根据权利要求3所述的方法，其中，所述第一金属线包括与所述第一金属线的所述第一下表面相反的第一上表面，所述第二金属线包括与所述第二金属线的所述第二下表面相反的第二上表面，所述第一金属线的所述第一上表面和所述第二金属线的所述第二上表面是共面的。5.根据权利要求1所述的方法，其中，所述第一绝缘层包括接触所述第二绝缘层的上表面，以及其中，所述通路接触的所述上表面相对于所述第一绝缘层的所述上表面朝向所述衬底凹进。6.根据权利要求5所述的方法，其中，所述第二绝缘层包括与所述第一绝缘层的材料不同的低k电介质材料。7.根据权利要求5所述的方法，其中，所述第一绝缘层的相对侧和所述通路接触的所述上表面限定凹陷，以及其中所述金属线包括在所述凹陷中的下部，并且所述金属线的所述下部与所述第一绝缘层的所述相对侧间隔开。8.根据权利要求5所述的方法，其中，所述第一绝缘层的相对侧和所述通路接触的所述上表面限定凹陷，以及其中所述金属线包括在所述凹陷中的下部，所述第二绝缘层将所述金属线的所述下部与所述第一绝缘层的所述相对侧分开。9.根据权利要求1所述的方法，其中，所述金属线包括顺序地堆叠在所述通路接触上的扩散阻挡层和金属层。10.根据权利要求1所述的方法，其中，所述通路接触的所述上表面具有在所述水平方向上的第二宽度，并且所述第二宽度比所述第一宽度宽。
11.一种形成集成电路器件的方法，所述方法包括：在衬底上形成第一绝缘层和通路接触，其中所述衬底包括面对所述通路接触的上表面，并且所述通路接触包括面对所述衬底的下表面以及与所述下表面相反并相对于所述第一绝缘层朝向所述衬底凹进的上表面；以及在所述通路接触上形成第二绝缘层和金属线，其中所述金属线在所述第二绝缘层中并且接触所述通路接触的所述上表面的一部分，其中，所述通路接触包括在与所述衬底的所述上表面平行的水平方向上的相反侧，并且所述金属线不重叠所述通路接触的所述相反侧。12.根据权利要求11所述的方法，其中，所述金属线包括面对所述衬底的下表面，以及其中，所述金属线的所述下表面具有在所述水平方向上的第一宽度，所述通路接触的所述上表面具有在所述水平方向上的第二宽度，并且所述第二宽度比所述...
【专利技术属性】
技术研发人员：裵泰龙，徐训硕，朴气玄，李学善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。