多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路制造技术

公开了多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路。一方面，多位并行SAR ADC电路包括多个SAR控制器电路，每个SAR控制器电路包括SAR寄存器电路。每个SAR寄存器电路接收和存储对应数字位，数字位基于模拟输入信号和对应的数模转换器(DAC)模拟信号的比较。每个SAR寄存器电路还基于数字位提供对应数字信号。DAC电路接收参考电压，并且使用参考电压和由SAR控制器电路生成的数字信号的子集，来生成多个DAC模拟信号。比较电路生成与每个SAR控制器电路相对应的数字位，其中多个数字位是并行生成的。每个数字位共同形成模拟输入信号的数字表示。

【技术实现步骤摘要】
【国外来华专利技术】多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路相关申请的交叉引用本专利申请要求于2018年8月27日提交的标题为“MULTIPLE-BITPARALLELSUCCESSIVEAPPROXIMATIONREGISTER(SAR)ANALOG-TO-DIGITALCONVERTER(ADC)CIRCUITS”的申请号为16/113,720的申请的优先权，该申请被受让给本申请的受让人并且在此通过引用明确地并入本文。
本公开的技术总体上涉及模数转换器(ADC)电路，并且具体地涉及逐次逼近寄存器(SAR)ADC电路。
技术介绍
基于处理器的系统采用对与执行各种功能相关的信号进行的模数转换。实现这种模数转换的一种方法是使用逐次逼近寄存器(SAR)模数转换器(ADC)电路。对SARADC电路的操作涉及在转换过程中对模拟输入信号与一系列生成的模拟信号进行连续比较。SARADC电路使用模拟输入信号与一系列生成的模拟信号的每次比较的结果来生成数字信号的最终值。例如，在SARADC电路中，为了将模拟输入信号转换为数字输出信号，在转换本文档来自技高网...

【技术保护点】
1.一种多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括：/n多个SAR控制器电路，其中所述多个SAR控制器电路中的每个SAR控制器电路包括数个SAR寄存器电路，其中每个SAR寄存器电路被配置为：/n接收时钟信号；/n响应于所述时钟信号的对应周期，提供与电源电压相关的数字信号；以及/n响应于所述时钟信号的对应下一周期：/n接收对应数字位，其中所述数字位基于模拟输入信号与对应数模转换器(DAC)模拟信号的比较；/n存储所述数字位；并且/n提供与所述数字位相关的所述数字信号；/nDAC电路，被配置为：/n接收参考电压；/n从所述多个SAR控制器电路接收多个数字信号，其中每个数字信号对...

【技术特征摘要】
【国外来华专利技术】20180827 US 16/113,7201.一种多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括：
多个SAR控制器电路，其中所述多个SAR控制器电路中的每个SAR控制器电路包括数个SAR寄存器电路，其中每个SAR寄存器电路被配置为：
接收时钟信号；
响应于所述时钟信号的对应周期，提供与电源电压相关的数字信号；以及
响应于所述时钟信号的对应下一周期：
接收对应数字位，其中所述数字位基于模拟输入信号与对应数模转换器(DAC)模拟信号的比较；
存储所述数字位；并且
提供与所述数字位相关的所述数字信号；
DAC电路，被配置为：
接收参考电压；
从所述多个SAR控制器电路接收多个数字信号，其中每个数字信号对应于数字输出信号的数字位；以及
生成多个DAC模拟信号，其中每个DAC模拟信号基于所述参考电压和所述多个数字信号；以及
比较电路，被配置为：
接收所述多个DAC模拟信号；
接收所述模拟输入信号；以及
基于每个DAC模拟信号与所述模拟输入信号的比较，来生成与所述多个SAR控制器电路中的每个SAR控制器电路相对应的所述数字位，其中生成的每个数字位共同形成所述数字输出信号，所述数字输出信号是所述模拟输入信号的数字表示。


2.根据权利要求1所述的多位并行SARADC电路，其中：
所述DAC电路包括：
试验位电路，被配置为：
从每个SAR控制器电路的每个SAR寄存器电路接收所述数字信号；
从所述多个SAR控制器电路的子集的每个SAR寄存器电路接收试验信号；以及
基于所述数字信号和所述试验信号生成多个试验位码，其中每个试验位码包括数字位序列，所述数字位序列具有针对所述数字位的子集的、与所述数字输出信号相对应的值；以及
数个单输出DAC电路，所述单输出DAC电路的数目等于二(2)的所述多个SAR控制器电路的数目次幂再减去一(1)，其中每个单输出DAC电路被配置为：
接收所述多个试验位码；以及
生成在所述多个DAC模拟信号之中的对应DAC模拟信号，其中每个对应DAC模拟信号基于所述参考电压和对应试验位码；以及
所述比较电路包括：
数个比较电路，所述比较电路的数目等于二(2)的所述多个SAR控制器电路的数目次幂再减去一(1)，其中每个比较电路被配置为：
接收所述模拟输入信号和所述对应DAC模拟信号；以及
生成比较器信号，其中：
如果所述模拟输入信号具有与所述对应DAC模拟信号相比更大的电压，则所述比较器信号具有逻辑高值；以及
如果所述模拟输入信号具有与所述对应DAC模拟信号相比更小的电压，则所述比较器信号具有逻辑低值；以及
温度计到二进制(TTB)电路，被配置为：
从每个比较电路接收所述比较器信号；以及
基于来自每个比较电路的所述比较器信号，生成与每个SAR控制器电路相对应的所述数字位。


3.根据权利要求1所述的多位并行SARADC电路，其中所述DAC电路包括多输出DAC电路，所述多输出DAC电路被配置为：
接收顶电压和底电压，其中所述顶电压和所述底电压的电压范围基于所述参考电压；以及
基于所述顶电压和所述底电压生成所述多个DAC模拟信号。


4.根据权利要求3所述的多位并行SARADC电路，其中所述多个DAC模拟信号中的每个DAC模拟信号具有作为所述电压范围的分量的值。


5.根据权利要求3所述的多位并行SARADC电路，其中所述多输出DAC电路包括多个电阻器旋转器电路，所述多个电阻器旋转器电路被配置为通过生成所述电压范围的多个分量来生成所述多个DAC模拟信号。


6.根据权利要求3所述的多位并行SARADC电路，其中所述比较电路包括：
数个比较电路，所述比较电路的数目等于二(2)的所述多个SAR控制器电路的数目次幂再减去一(1)，其中每个比较电路被配置为：
接收所述模拟输入信号和所述对应DAC模拟信号；以及
生成比较器信号，其中：
如果所述模拟输入信号具有与所述对应DAC模拟信号相比更大的电压，则所述比较器信号具有逻辑高值；以及
如果所述模拟输入信号的具有与所述对应DAC模拟信号相比更小的电压，则所述比较器信号具有逻辑低值；以及
温度计到二进制(TTB)电路，被配置为：
从每个比较电路接收所述比较器信号；以及
基于来自每个比较电路的所述比较器信号，生成与每个SAR控制器电路相对应的所述数字位。


7.根据权利要求3所述的多位并行SARADC电路，其中所述比较电路包括数个比较电路，所述比较电路的数目等于所述多个SAR控制器电路的数目，其中每个比较电路被配置为：
接收所述模拟输入信号和所述对应DAC模拟信号；以及
生成比较器信号，其中：
所述比较器信号是所述对应数字位；
如果所述模拟输入信号具有与所述对应DAC模拟信号相比更大的电压，则所述比较器信号具有逻辑高值；以及
如果所述模拟输入信号具有与所述对应DAC模拟信号相比更小的电压，则所述比较器信号具有逻辑低值。


8.根据权利要求1所述的多位并行SARADC电路，包括两(2)个SAR控制器电路，其中每个SAR控制器电路包括五(5)个SAR寄存器电路，使得所述多位并行SARADC电路被配置为生成具有十(10)个数字位的所述数字输出信号。


9.根据权利要求1所述的多位并行SARADC电路，包括三(3)个SAR控制器电路，其中每个SAR控制器电路包括四(4)个SAR寄存器电路，使得所述多位并行SARADC电路被配置为生成具有十二(12)个数字位的所述数字输出信号。


10.根据权利要求1所述的多位并行SARADC电路，被集成到集成电路(IC)中。


11.根据权利要求1所述的多位并行SARADC电路，被集成到如下设备中，所述设备选自由以下各项组成的组：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；收音机；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；机动车；车辆组件；航空电子系统；无人机；以及多旋翼飞行器。


12.一种多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括：
多个用于逐次逼近数字值的装置，其中所述多个用于逐次逼近所述数字值的装置中的每个用于逐次逼近所述数字值的装置包括数个用于存储所述数字值的装置，其中每个用于存储所述数字值的装置被配置为：
接收时钟信号；
接收指示转换过程的起始信号；
响应于所述时钟信号的对应周期，提供与...

【专利技术属性】
技术研发人员：B·L·普赖斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US