应用于GS/s流水线ADC推挽输出级驱动的MDAC制造技术

本发明专利技术实施例提供的一种应用于GS/s流水线ADC推挽输出级作驱动的高速MDAC，通过在运放输出端与流水线ADC第二级之间加入推挽输出级，推挽输出级电路的加入隔离了运放与流水线ADC第二级采样电容，从而减小了运放所驱动的负载电容。此外推挽输出级电路本身具有高容性负载驱动能力的特点，所以推挽输出级电路可以将运放传递来的余差信号快速建立在流水线ADC第二级采样电容上。相较于传统的运放直接连接流水线第二级的采样电容的结构，本发明专利技术缩短了整体MDAC的建立时间，实现了高速MDAC。

【技术实现步骤摘要】
应用于GS/s流水线ADC推挽输出级驱动的MDAC
本专利技术涉及混合信号集成电路设计领域，具体涉及一种应用于GS/s流水线ADC推挽输出级驱动的MDAC。
技术介绍
流水线ADC是实现高速高精度ADC的一种常用结构，该结构中第一级MDAC的输出端会连接负载电容CL，该负载电容也是流水线ADC第二级的采样电容，运放直接驱动负载电容CL，由于跨导运放的电容驱动能力本就不好，并且负载电容CL的容值很大一般在百fF量级，这不仅会使得运放的建立时间很长还可能会影响运放的稳定性，导致其进一步提高采样率十分困难。鉴于此，本专利技术提出了一种GS/s流水线推挽输出级作驱动的高速MDAC，用于缩短流水线ADC级间误差信号的建立时间。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种应用于GS/s流水线ADC推挽输出级驱动的MDAC。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供的一种应用于GS/s流水线ADC推挽输出级驱动的MDAC，包括量化模块、残差放大模块以及负载电容CL，所述量化模块用本文档来自技高网...

【技术保护点】
1.一种应用于GS/s流水线ADC推挽输出级驱动的MDAC，包括量化模块、残差放大模块以及负载电容(CL)，所述量化模块用于量化和运算产生量化结果和未经放大的残差信号，所述残差放大模块用于放大所述残差信号，并驱动所述负载电容(CL)，其特征在于，所述残差放大模块包括：反向放大器以及推挽输出级电路，所述量化模块的输出端与所述反向放大器的输入端相连，所述推挽输出级电路的输入端与所述反向放大器的输出端相连，所述推挽输出级电路包括：第一电容(C1)、第二电容(C2)第一电阻(R1)、第二电阻(R2)、第一MOS管(M

【技术特征摘要】
1.一种应用于GS/s流水线ADC推挽输出级驱动的MDAC，包括量化模块、残差放大模块以及负载电容(CL)，所述量化模块用于量化和运算产生量化结果和未经放大的残差信号，所述残差放大模块用于放大所述残差信号，并驱动所述负载电容(CL)，其特征在于，所述残差放大模块包括：反向放大器以及推挽输出级电路，所述量化模块的输出端与所述反向放大器的输入端相连，所述推挽输出级电路的输入端与所述反向放大器的输出端相连，所述推挽输出级电路包括：第一电容(C1)、第二电容(C2)第一电阻(R1)、第二电阻(R2)、第一MOS管(Ma)以及第二MOS管(Mb)，所述反向放大器的第一输出端分别与所述第一电容(C1)的一端以及所述第二电容(C2)的一端相连，所述第一电容(C1)的另一端分别与所述第一电阻(R1)的一端以及所述第一MOS管(M1)的栅极相连，所述第一电阻(R1)的另一端接入第一偏置电压(VB1)，所述第二电容(C2)的另一端分别与所述第二电阻(R2)的一端以及所述第二MOS管(M2)的栅极相连，所述第二电阻(R2)的另一端接入第二偏置电压(VB2)，所述第一MOS管(M1)的源极分别与所述第二MOS管(M2)的源极以及流水线ADC的第二级的负载电容(CL)的一端相连，所述第一MOS管(M1)的漏极与电源正极(VDD)相连，所述第二MOS管(M2)的漏极与数字地(GND)相连，所述负载电容(CL)的另一端与数字地(GND)相连。


2.根据权利要求1所述的方法，其特征在于，所述反向放大器由两级互补共源极正反馈运算放大器、第三电容(CS)以及第四电容(CF)构成，所述两级互补共源极正反馈运算放大器中的第一级互补共源极正反馈运算放大器的正输入端分别与所述第三电容(CS)的一端以及第四电容(CF)的一端相连，所述第三电容(CS)的另一端与所述量化模块的输出相连，所述第一级互补共源极正反馈运算放大器的输出端与第二级互补共源极正反馈运算放大器的输入端相连，所述第四电容(CF)的另一端分别与第二级互补共源极正反馈运算放大器的输出端、所述第一电容(C1)的一端以及所述第二电容(C2)的...

【专利技术属性】
技术研发人员：刘马良，张晨曦，张乘皓，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61