半导体装置及其制造方法制造方法及图纸

一种沟槽栅型IGBT，具备：第1导电型的第1半导体区(10)；第1导电型的第2半导体区(20)，其配置在第1半导体区(10)的主面，并且杂质浓度比第1半导体区(10)高；第2导电型的第3半导体区(30)，其配置在第2半导体区(20)的上表面，并且以沿着膜厚方向具有多个峰值的杂质浓度分布添加有杂质；以及第1导电型的第4半导体区(40)，其配置在第3半导体区(30)的上表面。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及具有与基区邻接的载流子蓄积层的半导体装置。
技术介绍
作为进行大电流的开关动作的开关元件(功率半导体元件)，使用具有高输入阻抗和低导通电阻的绝缘栅型双极晶体管(IGBT)。IGBT使用于例如电动机驱动电路等中。在IGBT中，可以采用在基区与漂移区之间配置有杂质浓度比漂移区高的载流子蓄积层的结构(参照专利文献1。)。根据该结构，在漂移区蓄积空穴，防止空穴从集电区到达发射区。因此，能够降低半导体装置的导通电阻。现有技术文献专利文献专利文献1：日本特开平8-316479号公报
技术实现思路
专利技术要解决的课题但是，在形成载流子蓄积层之后形成基区时，存在载流子蓄积层的杂质也扩散的问题。由此，载流子蓄积层的杂质浓度降低。其结果，无法充分提高漂移区中的空穴的蓄积量，抑制导通电阻的降低。鉴于上述问题，本专利技术的目的在于提供一种能够抑制制造过程中载流子蓄积层的杂质浓度降低的半导体装置以及半导体装置的制造方法。用于解决课题的手段根据本专利本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：/n从第1导电型的第1半导体区的一方的主面注入杂质，形成杂质浓度比所述第1半导体区高的第1导电型的第2半导体区的工序；/n在所述第2半导体区上形成沿着膜厚方向的杂质浓度分布具有多个峰值的第2导电型的第3半导体区的工序；/n在所述第3半导体区的上表面形成第1导电型的第4半导体区的工序；/n在从所述第4半导体区延伸并贯穿所述第3半导体区的槽的内壁形成栅绝缘膜的工序；/n以隔着所述栅绝缘膜而与所述第3半导体区的侧面相对的方式在所述槽的内部形成控制电极的工序；/n在所述第1半导体区的另一方的主面形成杂质浓度比所述第1半导体区高的第1导电型的第5半导体区的...

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置的制造方法，其特征在于，包括：
从第1导电型的第1半导体区的一方的主面注入杂质，形成杂质浓度比所述第1半导体区高的第1导电型的第2半导体区的工序；
在所述第2半导体区上形成沿着膜厚方向的杂质浓度分布具有多个峰值的第2导电型的第3半导体区的工序；
在所述第3半导体区的上表面形成第1导电型的第4半导体区的工序；
在从所述第4半导体区延伸并贯穿所述第3半导体区的槽的内壁形成栅绝缘膜的工序；
以隔着所述栅绝缘膜而与所述第3半导体区的侧面相对的方式在所述槽的内部形成控制电极的工序；
在所述第1半导体区的另一方的主面形成杂质浓度比所述第1半导体区高的第1导电型的第5半导体区的工序；以及
隔着所述第5半导体区而在所述第1半导体区的所述另一方的主面形成第2导电型的第6半导体区的工序，
形成所述第3半导体区的工序包括向所述第1半导体区的不同深度多次注入第2导电型的杂质的工序。


2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
使向所述第3半导体区注入第2导电型的杂质的深度的间隔比沿着所述槽的所述第2半导体区的膜厚短。


3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
使沿着所述槽的所述第3半导体区的膜厚比沿着所述槽的所述第2半导体区的膜厚厚。


4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
将所述第3半导体区形成为，在所述第3半导体区的沿着所述槽的所述杂质浓度分布中靠近所述第2半导体区的一侧的所述峰值的杂质浓度比靠近所述第4半导体区的一侧的所述峰值的杂质浓度高。


5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
不单独进行向所述第2半导体区注入的第1导电型的杂质的扩散、向所述第3半导体区注入的第2导电型的杂质的扩散、以及向所述第4半导体区注入的第1导电型的杂质的扩散，通过1次加热...

【专利技术属性】
技术研发人员：押野雄一，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：日本;JP