一种GOA电路、显示装置和显示器控制方法制造方法及图纸

一种GOA电路、显示装置和显示器控制方法，包括多个相互独立的GOA单元(10)，每一个GOA单元(10)包括一个使能模块(11)以及与使能模块(11)对应设置的驱动模块(12)；使能模块(11)包括用于接收行地址信号的行地址信号的输入端，以及用于根据行地址信号输出使能信号的使能信号输出端；驱动模块(12)包括用于接收使能信号输出端输出的使能信号的使能信号输入端，以及用于根据使能信号输出驱动信号的驱动信号输出端，驱动信号输出端连接与驱动模块(12)对应设置的行的栅线，以将驱动信号发送至对应行的栅线，选通对应行。GOA电路支持随机寻址，产品良率高，功耗低，复位操作不依赖外部时钟信号，输出波形质量高。

【技术实现步骤摘要】
【国外来华专利技术】一种GOA电路、显示装置和显示器控制方法
本专利技术涉及显示面板的
，更具体地说，涉及一种GOA电路、显示装置和显示器控制方法。
技术介绍
Gatedriveronarray（GOA）电路广泛应用于LCD和AMOLED等电子显示器中，它是显示面板的关键部分，用于向像素矩阵提供扫描脉冲信号。传统的GOA电路基于前级触发后级的基本思想设计，一般由自举电容和单一极性的晶体管组成。基于该设计，像素阵列的扫描只能顺序进行，无法随机进行。当屏幕有N行，采用逐行扫描，刷新率是60Hz，留给每一行的时间是1/60/N。驱动GOA的时钟线的电容负载正比于：Cgon+Cov*（N-1）+Cpixel。Cgon是处于激活状态的GOA对时钟线的负载贡献，Cov是处于非激活状态的其余N-1级GOA对时钟线的负载贡献，Cpixel是正在扫描的行上所有像素对时钟线的负载贡献。当GOA输出晶体管尺寸增加时，Cgon和Cov都会按比例增加。当屏幕尺寸不断增加、分辨率不断本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括多个相互独立的GOA单元，每一个所述GOA单元包括一个使能模块以及与所述使能模块对应设置的驱动模块；/n所述使能模块包括用于接收行地址信号的行地址信号的输入端，以及用于根据所述行地址信号输出使能信号的使能信号输出端；/n所述驱动模块包括用于接收所述使能信号输出端输出的使能信号的使能信号输入端，以及用于根据所述使能信号输出驱动信号的驱动信号输出端，所述驱动信号输出端连接与所述驱动模块对应设置的行的栅线，以将所述驱动信号发送至所述对应行的栅线，选通所述对应行。/n

【技术特征摘要】
【国外来华专利技术】20181010 CN PCT/CN2018/109648一种GOA电路，其特征在于，包括多个相互独立的GOA单元，每一个所述GOA单元包括一个使能模块以及与所述使能模块对应设置的驱动模块；
所述使能模块包括用于接收行地址信号的行地址信号的输入端，以及用于根据所述行地址信号输出使能信号的使能信号输出端；
所述驱动模块包括用于接收所述使能信号输出端输出的使能信号的使能信号输入端，以及用于根据所述使能信号输出驱动信号的驱动信号输出端，所述驱动信号输出端连接与所述驱动模块对应设置的行的栅线，以将所述驱动信号发送至所述对应行的栅线，选通所述对应行。


根据权利要求1所述的GOA电路，其特征在于，所述使能模块为基于二进制编码的行译码器或者基于格雷码编码的行译码器。


根据权利要求2所述的GOA电路，其特征在于，所述每一行译码器包括多个串联的晶体管，且相邻行、同一列的两个晶体管在满足预设条件时合并为一个晶体管。


根据权利要求3所述的GOA电路，其特征在于，所述相邻行、同一列的两个晶体管满足预设条件包括：
两个晶体管的栅极短接在一起，且各自是本行译码器的最高位的晶体管，或者两个晶体管的栅极短接在一起，且紧邻前一高位的晶体管合并在一起。


根据权利要求1所述的GOA电路，其特征在于，每一个所述GOA单元还包括与所述使能模块的使能信号输出端连接、用于在所述驱动模块输出驱动信号并将所述对应行选通后、将所述使能模块重置的重置模块。


根据权利要求5所述的GOA电路，其特征在于，所述重置模块包括复位晶体管；
所述复位晶体管的第一电极连接所述使能模块的使能信号输出端，所述复位晶体管的第二电极接地信号，所述复位晶体管的栅极连接第一时钟信号。


根据权利要求5所述的GOA电路，其特征在于，所述重置模块包括下拉晶体管、第一级正边沿触发器、第一级反相器、第二级正边沿触发器和第二级反相器；
所述第一级正边沿触发器的正输入端和所述第一级反相器的输入端一并连接所述使能模块的使能信号输出端，所述第一级正边沿触发器的反输入端连接所述第一级反相器的输出端，所述第一级正边沿触发器的时钟信号输入端连接与所述第二级反相器的输入端一并连接第二时钟信号；
所述第二级正边沿触发器的正输入端连接所述第一级正边沿触发器的正输出端，所述第二级正边沿触发器的反输入端连接所述第一级正边沿触发器的反输出端，所述第二级正边沿触发器的时钟信号输入端连接所述第二级反相器的输出端，所述第二级正边沿触发器的正输出端连接所述下拉晶体管的栅极；
所述下拉晶体管的第一电极连接所述使能模块的使能信号输出端，所述下拉晶体管的第二电极接地信号。


根据权利要求7所述的GOA电路，其特征在于，所述第一级正边沿触发器和所述第二级正边沿触发器均包括主触发器、从触发器和主从反相器；
所述主触发器的输入端为正边沿触发器的正输入端，所述主触发器的正输出端连接所述从触发器的输入端，所述主触发器的复位端为正边沿触发器的反输入端，所述主触发器的反输出端连接所述从触发器的复位端；
所述从触发器的正输出端为正边沿触发器的正输出端，所述从触发器的反输出端为正边沿触发器的反输出端，所述从触发器的时钟信号输入端通过所述主从反相器的输出端，所述主从反相器的输入端和所述主触发器的时钟信号输入端的连接端为正边沿触发器的时钟信号输入端。


根据权利要求1所述的GOA电路，其特征在于，所述驱动模块包括：锁存电路；
所述锁存电路的数据输入端连接第二时钟信号，所述锁存电路的时钟输入端连接所述使能模块的使能信号输出端，所述锁存电路的输出端作为所述驱动模块的驱动信号输出端连接与所述驱动模块对应设置的行的栅线。


根据权利要求9所述的GOA电路，其特征在于，所述驱动模块还包括缓冲放大电路；
所述缓冲放大电路的输入端连接所述锁存电路的输出端，所述缓冲放大电路的输出端作为所述驱动模块的驱动信号输出端连接与所述驱动模块对应设置的行的栅线。


根据权利要求10所述的GOA电路，其特征在于，所述锁存电路包括锁存器；所述缓冲放大电路包括一级反相器；
所述锁存器的输入端连接第二时钟信号，所述锁存器的使能端连接所述使能模块的使能信号输出端，所述锁存器的输出端连接所述一级反相器的输入端，所述一级反相器的输出端连接与所述驱动模块对应设置的行的栅线；
所述锁存器的输入端为所述锁存电路的数据输入端，所述锁存器的使能端为所述锁存电路的时钟输入端，所述锁存器的输出端为所述锁存电路的输出端；
所述一级反相器的输入端为所述缓冲放大电路的输入端，所述一级反相器的输出端为所述缓冲放大电路的输出端。<...

【专利技术属性】
技术研发人员：管曦萌，
申请(专利权)人：深圳市柔宇科技股份有限公司，
类型：发明
国别省市：广东;44