电阻单元及采用该电阻单元的高精度电阻和采样电路制造技术

本发明专利技术提供一种电阻单元及采用该电阻单元的高精度电阻和采样电路，所述电阻单元包括：衬底；阱区，其位于所述衬底正面，且所述阱区的导电类型与所述衬底的导电类型相反；绝缘层，其位于所述阱区的上方；多晶硅电阻，其位于所述绝缘层上方且与所述阱区相对。与现有技术相比，本发明专利技术在多晶硅电阻的下方形成阱区，且多晶硅电阻与阱区电连接，以减小由于多晶硅电阻的电压与其下方区域电压之差影响其电阻值的效应，从而在实际应用中提高电阻精度。

【技术实现步骤摘要】
电阻单元及采用该电阻单元的高精度电阻和采样电路
本专利技术涉及集成电路领域，特别涉及一种电阻单元及采用该电阻单元的高精度电阻和采样电路。
技术介绍
多晶硅电阻被广泛应用于各种芯片设计中，例如，可以用于采样电路中分压。现有技术中，多晶硅电阻通常设计在衬底(例如，P-Sub)上，与衬底之间存在绝缘层(例如，氧化硅)，如图1所示，其为现有技术中的一个多晶硅电阻的剖面示意图。图1中，斜线填充区域为多晶硅电阻110，最下面为P型衬底(P-Sub)120，多晶硅电阻110和P型衬底(P-Sub)120之间是氧化硅130。如图2所示，其为现有技术中的三个多晶硅电阻的连接原理图，图2中，多晶硅电阻Ra、Rb和Rc依次串联，且三个多晶硅电阻Ra、Rb和Rc中间的一端全部连接到一起都接到地电平。但实际应用中，多晶硅电阻Ra、Rb和Rc的电阻值在不同情况下会发生变化，导致电阻的精度不高。因此，有必要提出一种新的技术方案来克服上述问题。
技术实现思路
本专利技术的目的在于提供一种电阻单元及采用该电阻单元的高精度电阻和采样电路，其本文档来自技高网...

【技术保护点】
1.一种电阻单元，其特征在于，其包括：/n衬底；/n阱区，其位于所述衬底正面，且所述阱区的导电类型与所述衬底的导电类型相反；/n绝缘层，其位于所述阱区的上方；/n多晶硅电阻，其位于所述绝缘层上方且与所述阱区相对。/n

【技术特征摘要】
1.一种电阻单元，其特征在于，其包括：
衬底；
阱区，其位于所述衬底正面，且所述阱区的导电类型与所述衬底的导电类型相反；
绝缘层，其位于所述阱区的上方；
多晶硅电阻，其位于所述绝缘层上方且与所述阱区相对。


2.根据权利要求1所述的电阻单元，其特征在于，
所述阱区与一节点电连接。


3.根据权利要求2所述的电阻单元，其特征在于，
所述阱区与一节点电连接包括：
所述阱区与所述多晶硅电阻电连接；或
所述阱区与其他节点电连接。


4.根据权利要求3所述的电阻单元，其特征在于，
所述多晶硅电阻包括正端和负端，其正端的电位高于负端的电位，
所述多晶硅电阻与所述阱区电连接的方式为：所述多晶硅电阻的正端或负端与所述阱区电连接。


5.根据权利要求4所述的电阻单元，其特征在于，
其还包括金属层，
所述金属层位于所述多晶硅电阻上方，
所述多晶硅电阻通过所述金属层与所述阱区电连接。


6.根据权利要求5所述的电阻单元，其特征在于，
所述电阻单元还包括阱接触区，
所述阱接触区位于所述阱区的正面，
所述阱区经所述阱接触区与所述金属层电连接，
所述阱接触区的导电类型与所述阱区的导电类型相同，
所述阱接触区的导电类型的掺杂浓度比所述阱区的导电类型的掺杂浓度高。


7.根据权利要求6所述的电阻单元，其特征在于，其还包括：
介质层，其位于所述多晶硅电阻和所述金属层之间且覆盖所述绝缘层，
第一过孔金属，其依次贯穿所述阱接触区上方的所述绝缘层和所述介质层，以将所述阱接触区与所述金属层电连接；
第二过孔金属，其贯穿所述多晶硅电阻上方的介质层，以将所述多晶硅电阻与所述金属层电连接。


8.一种高精度电阻，其特征在于，其包括：
依次串联的N个如权利要求1-7任一所述的电阻单元，
其中，N为正整数。


9.根据权利要求8所述的高精度电阻，其特征在于，
每个电阻单元的多晶硅电阻的正端均与其阱区电连接；或
每个电阻单元的多晶硅电阻的负端均与其阱区电连接。


10.一种高精度电阻，其特征在于，其包括依次串联的M个电阻段，
每个电阻段包括依次串联的两个如权利要求1-7任一所述的电阻单元，
每个电阻段中，两个电阻单元的阱区均与这两个...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：合肥中感微电子有限公司，
类型：发明
国别省市：安徽;34