【技术实现步骤摘要】
嵌入在封装基板中的深沟槽电容器
本公开涉及嵌入在封装基板中的深沟槽电容器。
技术介绍
由于更快的核心时钟频率和更高的电路电流消耗,因此处理器核心和专用集成电路(ASIC)的动态噪声(di/dt)变得越来越成问题。di/dt表示电流对负载(例如,ASIC的核心)的变化率。更快的核心时钟频率导致更多的瞬态电流流动,并因此导致更多噪声。另外,较高的di/dt噪声导致供应给电路的电力的电压损失较高。
技术实现思路
本说明书描述了涉及嵌入在其上安装有集成电路的封装基板中的深沟槽电容器的技术。通常,本说明书中描述的主题的一个创新方面可以体现在芯片封装中,所述芯片封装包括:集成电路裸片,所述集成电路裸片包括配电电路,所述配电电路用于集成电路中的一个或多个电路;基板,所述基板不同于所述集成电路并且具有(i)第一表面,在所述第一表面上安装有所述集成电路裸片,和(ii)第二表面,所述第二表面与所述第一表面相对,所述基板包括一个或多个腔,所述一个或多个腔形成在所述第一表面或所述第二表面中的至少一个表面中;以及一个或多个深沟槽电容器,所述一个或多个深沟槽电容器被设置在所述一个或多个腔中的至少一个腔中,每个深沟槽电容器通过导体连接到所述配电电路。这些和其它实施方案均可以可选地包括以下特征中的一个或多个。在一些方面,每个腔形成在第一表面上,并从第一表面延伸到基板中。在一些方面,每个腔形成在第二表面上,并从第二表面延伸到基板中。在一些方面,每个腔和每个深沟槽电容器布置在配电电路的下方。在一些方面,基板包 ...
【技术保护点】
1.一种芯片封装,包括:/n集成电路裸片,所述集成电路裸片包括配电电路,所述配电电路用于集成电路中的一个或多个电路;/n基板,所述基板不同于所述集成电路裸片并且具有(i)第一表面,在所述第一表面上安装有所述集成电路裸片,和(ii)第二表面,所述第二表面与所述第一表面相对,所述基板包括一个或多个腔,所述一个或多个腔形成在所述第一表面和所述第二表面中的至少一个表面中;以及/n一个或多个深沟槽电容器,所述一个或多个深沟槽电容器被设置在所述一个或多个腔中的至少一个腔中,每个深沟槽电容器通过导体连接到所述配电电路。/n
【技术特征摘要】
20200302 US 16/806,7911.一种芯片封装,包括:
集成电路裸片,所述集成电路裸片包括配电电路,所述配电电路用于集成电路中的一个或多个电路;
基板,所述基板不同于所述集成电路裸片并且具有(i)第一表面,在所述第一表面上安装有所述集成电路裸片,和(ii)第二表面,所述第二表面与所述第一表面相对,所述基板包括一个或多个腔,所述一个或多个腔形成在所述第一表面和所述第二表面中的至少一个表面中;以及
一个或多个深沟槽电容器,所述一个或多个深沟槽电容器被设置在所述一个或多个腔中的至少一个腔中,每个深沟槽电容器通过导体连接到所述配电电路。
2.根据权利要求1所述的芯片封装,其中,每个腔形成在所述第一表面上,并从所述第一表面延伸到所述基板中。
3.根据权利要求1所述的芯片封装,其中,每个腔形成在所述第二表面上并从所述第二表面延伸到所述基板中。
4.根据权利要求1所述的芯片封装,其中,每个腔和每个深沟槽电容器被布置在所述配电电路的下方。
5.根据权利要求1所述的芯片封装,其中,所述基板包括用于每个导体的通孔,该导体被布设以从所述深沟槽电容器在该通孔中通过所述基板到达所述集成电路裸片的触点。
6.根据权利要求1所述的芯片封装,其中:
所述一个或多个腔包括多个腔;并且
所述基板包括在相邻的腔之间的基板壁。
7.根据权利要求1所述的芯片封装,其中:
每个腔形成在所述第二表面上,并从所述第二表面延伸到所述基板中;
所述第二表面包括带有多个互连焊盘的球栅阵列,每个互连焊盘均从所述第二表面延伸到该互连焊盘的端部;并且
每个深沟槽电容器均延伸出相应的腔,而不延伸超过所述多个互连焊盘的端部。
8.一种用于制造芯片封装的方法,包括:
在基板中形成一个或多个腔,所述基板具有(i)第一表面,所述第一表面被配置成接纳集成电路裸片,和(ii)第二表面,所述第二表面与所述第一表面相对,每个腔形成在所述第一表面和所述第二表面中的至少一个表面中;
将一个或多个深沟槽电容器安装在每个腔中;和
将所述集成电路裸片安装在所述第一表面上。
9.根据权利要求8所述的方法,其中:
每个腔形成在所述第一表面中;并且
形成所述一个或多个腔包括在将所述一个...
【专利技术属性】
技术研发人员:金楠勋,特克久·康,斯克特·李·柯克曼,权云星,
申请(专利权)人:谷歌有限责任公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。