协议检测器、时钟寄存缓冲器、存储器和内存模组制造技术

本申请提供一种协议检测器、时钟寄存缓冲器、存储器和内存模组，该协议检测器包括：分析电路，用于接收待测电路的待测命令；配置寄存器，连接所述分析电路，用于配置所述待测命令的测试基准信息；命令缓存电路，连接所述分析电路，用于缓存所述待测命令和参考时钟；其中，所述分析电路依据所述参考时钟，验证所述待测命令是否符合所述测试基准信息的限制条件。本申请以低成本方式解决内存在高速时钟模式下的测试成本高、测试难度大、测试时间长等问题。

【技术实现步骤摘要】
协议检测器、时钟寄存缓冲器、存储器和内存模组
本申请涉及内存
，具体而言，涉及一种协议检测器、时钟寄存缓冲器、存储器和内存模组。
技术介绍
DDR5SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机访问存储器，简称“SDRAM”)是第五代双倍数据速率同步动态随机内存芯片颗粒，其IO接口电压降低，接口速率大幅提高，内存容量更大，接口信号减少，因而能够提供低功耗，高带宽，高容量的内存系统。DDR5上使用一根CS(片选信号线)和14根CA(地址控制命令线)线共计15根CA线，通过减少13根CA线来减少IO接口数量和布线资源，进而减少信号串扰和节省功耗进而提高信号传输速度。RDIMM是由SDRAM颗粒阵列和RCD(RegisterClockDriver，时钟寄存缓冲器)颗粒构成，SDRAM的CA线和RCD的QCA输出相连接，而RCD的地址输入为了节省功耗和提高速率减少为SDRAM的CA信号线宽度的一半，即7根CA线。SDRAM的CA信号是以SDR速率传输数据，而RCD的CA输入有两种模式，一本文档来自技高网...

【技术保护点】
1.一种协议检测器，其特征在于，包括：/n分析电路，用于接收待测电路的待测命令；/n配置寄存器，连接所述分析电路，用于配置所述待测命令的测试基准信息；/n命令缓存电路，连接所述分析电路，用于缓存所述待测命令和参考时钟计数信息；/n其中，所述分析电路依据所述命令和相应参考时钟计数信息，验证所述待测命令是否符合所述测试基准信息的限制条件。/n

【技术特征摘要】
1.一种协议检测器，其特征在于，包括：
分析电路，用于接收待测电路的待测命令；
配置寄存器，连接所述分析电路，用于配置所述待测命令的测试基准信息；
命令缓存电路，连接所述分析电路，用于缓存所述待测命令和参考时钟计数信息；
其中，所述分析电路依据所述命令和相应参考时钟计数信息，验证所述待测命令是否符合所述测试基准信息的限制条件。


2.根据权利要求1所述的协议检测器，其特征在于，所述配置寄存器包括：
基准寄存器，连接所述分析电路，用于配置不同类型的所述待测命令之间的第一时序规则。


3.根据权利要求2所述的协议检测器，其特征在于，
所述分析电路用于，验证不同类型的所述待测命令之间的第一时序信息是否符合所述第一时序规则，并在所述第一时序信息不符合所述第一时序规则时，记录错误类型并发出警示信息。


4.根据权利要求2所述的协议检测器，其特征在于，
所述基准寄存器，还用于配置同类型的所述待测命令的第二时序规则。


5.根据权利要求4所述的协议检测器，其特征在于，
所述分析电路用于，验证同类型的所述待测命令之间的第二时序信息是否符合所述第二时序规则，并在所述第二时序信息不符合所述第二时序规则时，发出警示信息。


6.根据权利要求5所述的协议检测器，其特征在于，所述第二时序规则还包括：
同类命令的相邻两次所述待测命令之间的最大间隔时间、指定区间内的最小和/或最大命令个数。


7.根据权利要求1所述的协议检测器，其特征在于，所述配置寄存器还包括：
状态寄存器，连接所述分析电路，用于记录所述分析电路的检测结果状态，所述检测结果状态包括：所述待测命令的错误时刻点和命令类型。


8.一种时钟寄存缓冲器，其特征在于，包括：多个信号处理通道，其中每个所述信号处理通道包括：如权利要求1至8中任一项所述的协议检测器；以及
寄存器流水...

【专利技术属性】
技术研发人员：李海洋，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：北京;11