一种用于SoC芯片的跟踪调试信息处理电路及方法技术

本发明专利技术提供了一种用于SoC芯片的跟踪调试信息处理电路及方法，包括以下步骤：S1：跟踪调试信息产生单元将高速跟踪调试数据流发送给跟踪调试信息处理电路；S2：通过控制总线接口将控制信息输入跟踪调试信息处理电路中；S3：跟踪调试信息处理电路将并行的高速跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；S4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的高速跟踪调试数据流发送至PLB6总线传输矩阵上；S5：通过PLB6总线协议将高速跟踪调试数据流发送至与PLB6总线相连的其他从设备中。本发明专利技术所述的一种用于SoC芯片的跟踪调试信息处理电路及方法解决了现有高速跟踪调试信息的处理方法信息处理不及时的问题。

【技术实现步骤摘要】
一种用于SoC芯片的跟踪调试信息处理电路及方法
本专利技术属于SoC芯片领域，尤其是涉及一种用于SoC芯片的跟踪调试信息处理电路及方法。
技术介绍
在一些需要进行实时调试的SoC芯片中，往往需要实时输出核心模块(例如CPU，硬件加速引擎等)的跟踪调试信息，用以对芯片的工作过程进行详细地还原和分析。其作用类似于飞机中的黑匣子或汽车中的行车记录仪。由于这些信息数据在核心模块开始上电复位工作后，就会不间断地实时输出，如何及时处理这些大量的跟踪调试信息，是必须要解决的问题。常用的处理方法大致分为两种：片内暂存和实时输出。所谓片内暂存，就是将跟踪调试信息(以原码或压缩编码的形式)暂存在芯片中特定的存储模块内，如片内SRAM，Flash等。等芯片停止正常工作，进入调试模式后，再通过上位机读取芯片内暂存的跟踪调试信息，用以还原并分析刚才芯片工作的具体过程。当需要存储的跟踪调试信息超过片内存储模块容量时，业界通常的做法是直接循环覆盖最早暂存的跟踪调试信息。由于片内存储模块的容量往往非常有限，导致片内暂存这种处理方法，只适合于很短时间或很少信息量的调试场景。所谓实时输出，就是将跟踪调试信息(以原码或压缩编码的形式)通过芯片的特定接口，直接实时地输出到与芯片相连接的上位机或外部存储器上。由于上位机或外部存储器上的存储容量可以很大，实时输出这种处理方法，对长时间大数据量的调试场景依然有效。SoC内最常用的输出跟踪调试信息的模块就是CPU。业界主流的CPU厂商，针对自家的不同处理器，大多开发了自己的并行跟踪调试接口。有的厂商则更进一步，将自家处理器家族的并行跟踪调试接口进行了统一和标准化，如NXP的Nexus等。上位机调试开发软件厂商也按照这些并行标准接口，配套开发了面向不同主流处理器或处理器家族的软硬件调试套件，使CPU软件开发人员能够方便地对CPU进行实时跟踪调试。但是由于芯片管脚的数量和板级并行传输速度的限制，当CPU或其他实时输出跟踪调试信息的核心模块，工作在较高主频时，其单位时间内产生的跟踪调试信息，超过了芯片并行调试接口的峰值带宽，这种实时输出的处理方法也失效了。针对这种情况，在实际中往往被迫通过芯片降速来勉强实现实时跟踪调试。
技术实现思路
有鉴于此，本专利技术提出一种用于SoC芯片的跟踪调试信息处理电路及方法以解决现有高速跟踪调试信息的处理由于工作在较高主频时，单位时间内产生的跟踪调试信息超过芯片并行调试接口的峰值带宽，导致信息处理不及时的问题。为达到上述目的，本专利技术的技术方案是这样实现的：一种用于SoC芯片的跟踪调试信息处理方法，包括以下步骤：S1：跟踪调试信息产生单元将高速跟踪调试数据流发送给跟踪调试信息处理电路；S2：通过控制总线接口将传输过程的配置控制信息和和从设备目标选择控制信息输入跟踪调试信息处理电路中；S3：跟踪调试信息处理电路将并行的高速跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；S4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的高速跟踪调试数据流发送至PLB6总线传输矩阵上；S5：通过PLB6总线协议将高速跟踪调试数据流发送至与PLB6总线相连的其他从设备中。进一步的，步骤S2中利用的跟踪调试信息处理电路包括异步先入先出缓存器、控制状态寄存器、控制总线协议解析器、PLB6总线主设备协议生成器、目标地址生成器，跟踪调试信息处理电路将并行的高速跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议的具体方法包括以下步骤：A1：跟踪调试信息产生单元将高速跟踪调试数据流发送给异步先入先出缓存器；A2：异步先入先出缓存器将高速跟踪调试数据流按照原顺序输出给PLB6总线主设备协议生成器；A3：控制总线协议解析器将控制总线输入的配置控制信息解析出来，并送往控制状态寄存器的对应比特位；A4：控制状态寄存器根据配置控制信息控制异步先入先出缓存器开关；A5：控制总线协议解析器将控制总线输入的从设备目标选择控制信息解析出来，发送给目标地址生成器，目标地址生成器根据接收到的从设备目标选择控制信息生成目标地址发送给PLB6总线主设备协议生成器；A6：PLB6总线主设备协议生成器将高速跟踪调试数据流发送至PLB6总线。进一步的，输入数据流是实时不间断输入的短位宽数据。进一步的，异步先入先出缓存器输入数据一侧的时钟，与跟踪调试信息产生节拍保持一致，输出数据一侧的时钟，与外接的PLB6总线时钟保持一致。进一步的，控制状态寄存器包括开关控制位、溢出状态位和异常状态位，溢出状态位用于对异步先入先出缓存器的溢出状态进行记录，异常状态位用于对PLB6总线传输状态进行记录，开关控制位、溢出状态位和异常状态位均可由控制总线协议解析器进行读和写操作；开关控制位比特值为1时异步先入先出缓存器开启，开关控制位比特值为0时异步先入先出缓存器开启；异步先入先出缓存器缓存的高速跟踪调试数据流发生溢出时溢出状态位置1，未发生溢出时溢出状态位置0；PLB6总线传输发生异常时异常状态位置1，未发生异常时异常状态位置0。进一步的，步骤A5中利用的目标地址生成器包括初始地址寄存器、累加步进寄存器、累加器，目标地址生成器生成目标地址的方法包括以下步骤：B1：控制总线协议解析器将预先配置的控制信息对应发送给初始地址寄存器和累加步进寄存器，初始地址寄存器和累加步进寄存器分别将各自获取到的数值发送给累加器进行累加计算，从而得到当前目标地址；B2：累加器将当前目标地址发送给协议生成器；B3：每当PLB6总线主设备协议生成器完成一次PLB6总线传输发起，会回传应答成功标志给累加器，累加器会根据应答成功标志在当前目标地址的基础上，进行一次新的步进累加，生成下一次的新的目标地址；B4：当PLB6从设备应答成功后，PLB6总线主设备协议生成器会向累加器发出应答标志，并从异步先入先出缓存器中按顺序取出多组跟踪调试数据，按照PLB6总线协议送至PLB6数据写在总线上。基于一种用于SoC芯片的跟踪调试信息处理方法的处理电路，包括异步先入先出缓存器、控制状态寄存器、控制总线协议解析器、PLB6总线主设备协议生成器、目标地址生成器，异步先入先出缓存器分别与控制状态寄存器、PLB6总线主设备协议生成器相连，控制状态寄存器分别与控制总线协议解析器、PLB6总线主设备协议生成器相连，目标地址生成器分别与控制总线协议解析器、PLB6总线主设备协议生成器相连，PLB6总线主设备协议生成器与PLB6总线相连。进一步的，目标地址生成器包括初始地址寄存器、累加步进寄存器、累加器，初始地址寄存器、累加步进寄存器均与控制总线协议解析器相连，初始地址寄存器、累加步进寄存器均与累加器相连，累加器与PLB6总线主设备协议生成器相连。相对于现有技术，本专利技术具有以下优势：(1)利用PLB6总线实现了流水线化密集传输，能够多对主从设备同时点对点数据传输本文档来自技高网...

【技术保护点】
1.一种用于SoC芯片的跟踪调试信息处理方法，其特征在于，包括以下步骤：/nS1：跟踪调试信息产生单元将跟踪调试数据流发送给跟踪调试信息处理电路；/nS2：通过控制总线接口将传输过程的配置控制信息和和从设备目标选择控制信息输入跟踪调试信息处理电路中；/nS3：跟踪调试信息处理电路将并行的跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；/nS4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的跟踪调试数据流发送至PLB6总线传输矩阵上；/nS5：通过PLB6总线协议将跟踪调试数据流发送至与PLB6总线相连的其他从设备中。/n

【技术特征摘要】
1.一种用于SoC芯片的跟踪调试信息处理方法，其特征在于，包括以下步骤：
S1：跟踪调试信息产生单元将跟踪调试数据流发送给跟踪调试信息处理电路；
S2：通过控制总线接口将传输过程的配置控制信息和和从设备目标选择控制信息输入跟踪调试信息处理电路中；
S3：跟踪调试信息处理电路将并行的跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；
S4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的跟踪调试数据流发送至PLB6总线传输矩阵上；
S5：通过PLB6总线协议将跟踪调试数据流发送至与PLB6总线相连的其他从设备中。


2.根据权利要求1所述的一种用于SoC芯片的跟踪调试信息处理方法，其特征在于：步骤S2中利用的跟踪调试信息处理电路包括异步先入先出缓存器、控制状态寄存器、控制总线协议解析器、PLB6总线主设备协议生成器、目标地址生成器，跟踪调试信息处理电路将并行的跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议的具体方法包括以下步骤：
A1：跟踪调试信息产生单元将跟踪调试数据流发送给异步先入先出缓存器；
A2：异步先入先出缓存器将跟踪调试数据流按照原顺序输出给PLB6总线主设备协议生成器；
A3：控制总线协议解析器将控制总线输入的配置控制信息解析出来，并送往控制状态寄存器的对应比特位；
A4：控制状态寄存器根据配置控制信息控制异步先入先出缓存器开关；
A5：控制总线协议解析器将控制总线输入的从设备目标选择控制信息解析出来，发送给目标地址生成器，目标地址生成器根据接收到的从设备目标选择控制信息生成目标地址发送给PLB6总线主设备协议生成器；
A6：PLB6总线主设备协议生成器将跟踪调试数据流发送至PLB6总线。


3.根据权利要求2所述的一种用于SoC芯片的跟踪调试信息处理方法，其特征在于：跟踪调试数据流为实时不间断输入的数据。


4.根据权利要求2所述的一种用于SoC芯片的跟踪调试信息处理方法，其特征在于：异步先入先出缓存器输入数据一侧的时钟，与跟踪调试信息产生节拍保持一致，输出数据一侧的时钟，与外接的PLB6总线时钟保持一致。


5.根据权利要求2所述的一种用于SoC芯片的跟踪调试信息处理方法，其特征在于：控制状态寄存器包括开关控制位、溢出状态位和异常状态位，溢...

【专利技术属性】
技术研发人员：王粟，肖佐楠，郑茳，
申请(专利权)人：天津国芯科技有限公司，
类型：发明
国别省市：天津;12