一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统技术方案

本发明专利技术涉及到油气地震勘探技术领域，尤其涉及到一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统，系统包括CPU模块和FPGA模块，CPU模块和FPGA模块通过数据交互驱动接口进行数据交互；CPU模块中封装有算法数据生成模块、Header生成模块、数据组装模块以及Boundary模块；Header生成模块、数据组装模块以及Boundary模块通过数据交互驱动接口与FPGA模块进行数据传输，FPGA模块将计算完的单炮数据通过数据交互模块输送至单炮成像模块，用以完成叠加数据处理。本发明专利技术系统方案可以大大缩短算法计算时间，使大尺度的三维逆时偏移成像算法得以实现工业化，从而可以提高地震勘探成像精度。

【技术实现步骤摘要】
一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统
本专利技术涉及到油气地震勘探
，尤其涉及到一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统。
技术介绍
目前在石油勘探领域，为了满足复杂构造下精确成像的需求，偏移技术已经从叠后偏移发展为叠前偏移，从时间偏移发展为深度偏移，从二维发展为三维偏移，从基于射线和衍射理论的偏移发展为基于波动理论的偏移。其中，基于双程波动方程的逆时偏移(RTM)技术，具有较高的精度和准确的相位，在倾角和偏移孔径方面不受限制，并能够对纵、横向变速问题进行处理，更适合与复杂构造成像，被认为是目前成像精度最高的偏移方法。但是，基于波动方程的逆时偏移属于一种高密度计算型任务，需要处理数据的计算量和存储量巨大，对于一个普通的100Km2三维工区，可产生约200GB-1TB的数据量。对这样大的数据量要求进行高效高质量的计算，目前采用波场重建等存储策略能够有效解决中小区块数据存储问题，对于大规模三维数据的存储需要考虑存储空间、I/O读写速度、网络带宽等问题。长期以来，计算性能的提高主要得益于微处理器工作频率的提高，摩尔定律主宰着信息技术发展的步伐。然而，主频的提高带来的系统发热问题日趋突出，系统功耗不断上升。因此，近年来CPU技术的发展采取了新的思路，主频提高的步伐放慢甚至停止，而提高处理器并行处理能力逐步成为主要技术思路。为了保证微处理器芯片性能的持续提高，更重要的是为了降低芯片功耗和复杂性，目前主流的商用CPU设计已全面采用多线程多核体系结构，双核和四核已成为CPU的主流产品，六核和八核CPU产品也已经大规模批量生产，预计处理器核的持续增加(称为众核处理器)将成为未来一段时间CPU技术发展的主要特征。如何快速有效地开发多核并行计算程序，对于充分发挥多核处理器系统的性能至关重要。在传统CPU由单核向多核(众核)发展的技术路线以外，当前活跃着几条新的技术路线，它们可能代表着未来高性能计算技术发展的重要方向。一个重要方向是基于FPGA(FieldProgrammableGateArray)即现场可编程门阵列的可重构计算技术，无论是国际上还是国内，代表当前最高计算水平的千万亿次计算机系统都是采用了这种异构并行计算系统架构。如何构建异构并行计算系统上的多层次并行计算软件开发框架和编程工具，促进大规模并行计算应用软件的开发与移植，是实现异构并行计算系统大规模普及应用的关键，异构协同并行计算技术(FPGA)并行计算技术的发展可以提高整个地球物理资料处理的水平，给社会创造更多的经济效益；同时，各种技术进步又能促进计算机软硬件成本的降低，引入更多的计算机从事高性能计算。
技术实现思路
鉴于上述技术问题，本专利技术提供了一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统，采用该系统方案可以大大缩短了算法计算时间，使大尺度的三维逆时偏移成像算法得以实现工业化，从而可以提高地震勘探成像精度。一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其中，所述系统包括CPU模块和FPGA模块，所述CPU模块和所述FPGA模块通过数据交互驱动接口进行数据交互；所述CPU模块中封装有算法数据生成模块、Header生成模块、数据组装模块以及Boundary模块；所述Header生成模块、数据组装模块以及Boundary模块通过数据交互驱动接口与FPGA模块进行数据传输，所述FPGA模块将计算完的单炮数据通过数据交互模块输送至单炮成像模块，用以完成叠加数据处理。上述的基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其中，所述数据交互驱动接口为PCIE接口。上述的基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其中，数据交互模块、Header生成模块、数据组装模块连通过所述PCIE接口连接所述FPGA模块。上述的基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其中，所述单炮成像模块连接有多炮数据成像叠加模块，所述多炮数据成像叠加模块实现叠加数据处理。上述的基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其中，所述多炮数据成像叠加模块连接有低频滤波处理模块。上述技术方案具有如下优点或有益效果：本专利技术利用FPGA和CPU各自的计算平台特点和优势，采用异构架构的方式基于CPU与FPGA将三维逆时偏移成像算法无缝的实现在了不同的平台上，采用流水式数据处理方式，将三维逆时偏移成像计算的数据在CPU模块组装完，利用FPGA模块的硬件逻辑电路实现算法的优势，将数据准备和传输时间完全淹没在计算中，大大缩短了算法的计算时间，使大尺度的三维逆时偏移成像算法得以实现工业化，从而可以提高地震勘探成像精度。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1是基于FPGA的三维叠前逆时偏移成像异构计算加速系统原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其计算加速是普通加速速率的100多倍，在Linux系统下实现异构计算的整体调度，通过统一对外接口模块对整个系统进行调用操作简便，支持可编程实现完成后续数据处理功能，对数据前置处理有很好的兼容，支持与商业软件调用的兼容性，为工业生产和科学研究提供了更大的灵活性。在本专利技术技术方案中，系统包括CPU模块和通过数据交互驱动接口与CPU模块连接的FPGA模块；CPU模块和FPGA模块通过数据交互驱动接口进行数据交互。CPU模块中封装有算法数据生成模块、Header生成模块、数据组装模块以及Boundary模块；算法数据生成模块连接有单炮计算数据模块，单炮计算数据模块连接Header生成模块；所述的Header生成模块、数据组装模块以及Boundary模块通过数据交互驱动接口与FPGA模块进行数据传输；位于CPU模块中还设置有数据交互模块，FPGA模块将计算完的单炮数据通过数据交互模块输送至一个单炮成像模块，用以完成叠加数据处理。优选的，单炮成像模块连接有多炮数据成像叠加模块，多炮数据成像叠加模块主要实现叠加数据处理功能环节。在本专利技术实施例中，数据交互驱动接口为PCIE接口，则数据交互模块、Header生成模块、数据组装模块连通过该PCIE接口连接FPGA模块。优选的，多炮数据成像叠加模块还连接有低频滤波处理模块。在本专利技术实施例中，单炮计算是地震偏移成像计算的最小单元，因此本专利技术主要针对单炮计算进行异构架构设计对计算进行加速，整个系统在CPU模块下统一调度，单炮计算分为几个模块进行解耦合，模块有算法数据生成模块，主要处理算法本文档来自技高网...

【技术保护点】
1.一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其特征在于，所述系统包括CPU模块和FPGA模块，所述CPU模块和所述FPGA模块通过数据交互驱动接口进行数据交互；/n所述CPU模块中封装有算法数据生成模块、Header生成模块、数据组装模块以及Boundary模块；所述Header生成模块、数据组装模块以及Boundary模块通过数据交互驱动接口与FPGA模块进行数据传输，所述FPGA模块将计算完的单炮数据通过数据交互模块输送至单炮成像模块，用以完成叠加数据处理。/n

【技术特征摘要】
1.一种基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其特征在于，所述系统包括CPU模块和FPGA模块，所述CPU模块和所述FPGA模块通过数据交互驱动接口进行数据交互；
所述CPU模块中封装有算法数据生成模块、Header生成模块、数据组装模块以及Boundary模块；所述Header生成模块、数据组装模块以及Boundary模块通过数据交互驱动接口与FPGA模块进行数据传输，所述FPGA模块将计算完的单炮数据通过数据交互模块输送至单炮成像模块，用以完成叠加数据处理。


2.如权利要求1所述的基于FPGA的三维叠前逆时偏移成像异构计算加速系统，其特征在于...

【专利技术属性】
技术研发人员：瞿雷，张晨洋，
申请(专利权)人：上海雪湖科技有限公司，
类型：发明
国别省市：上海;31