锁相环电路制造技术

本公开的各实施例涉及锁相环电路。锁相环电路包括：相位比较器；电压控制振荡器；第一分频器，连接在电压控制振荡器的输出和相位比较器的第一输入之间；递送电路，被配置为：在锁相环电路的启动阶段中，将具有50％的占空比的基准信号递送到相位比较器的第二输入；复位电路，被配置为：在启动阶段中，在基准信号的每个第一类型信号沿处将第一分频器复位；其中相位比较器被配置为：在启动阶段中，在基准信号的每个第二类型信号沿处递送控制脉冲；以及控制电路，被配置为：在控制脉冲期间，增加电压控制振荡器的控制电压。根据本公开的实施例，环路的启动时间和频率过冲被显著减少。

【技术实现步骤摘要】
锁相环电路
实施方式和实施例涉及锁相环电路。
技术介绍
锁相环通常被用在例如可编程核或微处理器的数字系统中，其要求例如大约几百兆赫兹的高内部操作频率。因此，锁相环的作用具体地是将具有高操作频率的内部时钟信号递送到这些数字系统。然而，由于用于稳定锁相环所需的反馈环路和电容性网络的存在，因此启动时间(即为了使环路稳定所需的持续时间(即，其中基准信号和振荡器的输出信号接近相互同步))可能非常长，通常大于100μs。此外，在该启动阶段期间，环路的振荡器的输出信号相对于其最终标称值存在频率过冲。该频率过冲也可能达到最终标称值的25％。在启动时的这种频率过冲意味着PLL的数字电路必须被设计成能够承受这种较高的频率。因此，必须提高该电路的速度，从而特别地引起泄漏电流和/或动态消耗的增加。因此，需要限制锁相环的启动时间以及该频率过冲的幅度。
技术实现思路
本公开至少解决了上述启动时间过长的问题。根据本公开的一个方面，提供了一种锁相环电路，包括：相位比较器；电压控制振荡器；第一分频器，连接在电压控制本文档来自技高网...

【技术保护点】
1.一种锁相环电路，其特征在于，包括：/n相位比较器；/n电压控制振荡器；/n第一分频器，连接在所述电压控制振荡器的输出和所述相位比较器的第一输入之间；/n递送电路，被配置为：在所述锁相环电路的启动阶段中，将具有50％的占空比的基准信号递送到所述相位比较器的第二输入；/n复位电路，被配置为：在所述启动阶段中，在所述基准信号的每个第一类型信号沿处将所述第一分频器复位；/n其中所述相位比较器被配置为：在所述启动阶段中，在所述基准信号的每个第二类型信号沿处递送控制脉冲；以及/n控制电路，被配置为：在所述控制脉冲期间，增加所述电压控制振荡器的控制电压。/n

【技术特征摘要】
20190709 FR 19076611.一种锁相环电路，其特征在于，包括：
相位比较器；
电压控制振荡器；
第一分频器，连接在所述电压控制振荡器的输出和所述相位比较器的第一输入之间；
递送电路，被配置为：在所述锁相环电路的启动阶段中，将具有50％的占空比的基准信号递送到所述相位比较器的第二输入；
复位电路，被配置为：在所述启动阶段中，在所述基准信号的每个第一类型信号沿处将所述第一分频器复位；
其中所述相位比较器被配置为：在所述启动阶段中，在所述基准信号的每个第二类型信号沿处递送控制脉冲；以及
控制电路，被配置为：在所述控制脉冲期间，增加所述电压控制振荡器的控制电压。


2.根据权利要求1所述的锁相环电路，其特征在于，所述递送电路包括：
输入，被配置为接收初始基准信号；
二分频分频器，连接到所述输入；以及
输出，被配置为：在所述启动阶段期间，递送经二分频的所述初始基准信号作为基准信号，并且
所述锁相环电路还包括另一二分频分频器，所述另一二分频分频器在所述启动阶段期间有效并且连接在所述第一分频器的所述输出与所述相位比较器的所述第一输入之间。


3.根据权利要求1所述的锁相环电路，其特征在于，所述控制电路包括：
电流源，被配置为生成预充电电流，响应于所述控制脉冲，所述预充电电流被选择性地施加到电阻性电容性滤波器，所述电阻性电容性滤波器连接在所述电压控制振荡器的所述输入处。


4.根据权利要求3所述的锁相环电路，其特征在于，所述电阻性电容性滤波器包括：
第一支路，连接在所述电压控制振荡器的所述输入与接地之间，并且包含与具有第一电容的第一电容器串联连接的电阻性网络，所述电阻性网络包含：第一电阻器，连接在所述电压控制振荡器的所述输入与中间节点之间并且具有第一电阻；以及第二电阻器，连接在所述中间节点与所述第一电容器之间并且具有第二电阻；以及
第二支路，连接在所述电压控制振荡器的所述输入与接地之间，并且包含具有第二电容的第二电容器；
其中所述第一电容等于所述第二电容的A倍的值，并且其中所述第一电阻等于所述第二电阻的A倍的...

【专利技术属性】
技术研发人员：B·加亚尔，L·特鲁费穆斯，C·伊瓦，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国;FR