【技术实现步骤摘要】
加热电源电路
本技术属于电源电路
，尤其涉及一种加热电源电路。
技术介绍
感应加热电源对金属材料加热效率最高、速度最快，且低耗环保。它已经广泛应用于各行各业对金属材料的热加工、热处理、热装配及焊接、熔炼等工艺中。现有感应加热电源一般为三相电供电，这样在一些情况下不便使用；且结构和功能还有待进一步改进。
技术实现思路
本技术就是针对上述问题，提供一种使用效果好的加热电源电路的硬件基础。为实现上述目的，本技术采用如下技术方案，本技术包括主处理器、FPGA、功率主电路、电流采集部分、RS485总线第一监听部分、RS485总线第二监听部分和驱动电路，其特征在于驱动电路的控制信号输入端口与主处理器的控制信号输出端口相连，驱动电路的信号传输端口与FPGA的信号传输端口相连，驱动电路的控制信号输出端口与功率主电路的控制信号输入端口相连；电流采集部分的信号传输端口与FPGA的信号传输端口相连；RS485总线第一监听部分的信号输入端口与驱动电路的信号输出端口相连；RS485总线第二监听...
【技术保护点】
1.加热电源电路，包括主处理器、FPGA、功率主电路、电流采集部分、RS485总线第一监听部分、RS485总线第二监听部分和驱动电路，其特征在于驱动电路的控制信号输入端口与主处理器的控制信号输出端口相连，驱动电路的信号传输端口与FPGA的信号传输端口相连，驱动电路的控制信号输出端口与功率主电路的控制信号输入端口相连；/n电流采集部分的信号传输端口与FPGA的信号传输端口相连；/nRS485总线第一监听部分的信号输入端口与驱动电路的信号输出端口相连；/nRS485总线第二监听部分的信号输入端口与驱动电路的信号输出端口相连；/n功率主电路的电能输入端接单相市电；/n所述FPGA...
【技术特征摘要】
1.加热电源电路，包括主处理器、FPGA、功率主电路、电流采集部分、RS485总线第一监听部分、RS485总线第二监听部分和驱动电路，其特征在于驱动电路的控制信号输入端口与主处理器的控制信号输出端口相连，驱动电路的信号传输端口与FPGA的信号传输端口相连，驱动电路的控制信号输出端口与功率主电路的控制信号输入端口相连；
电流采集部分的信号传输端口与FPGA的信号传输端口相连；
RS485总线第一监听部分的信号输入端口与驱动电路的信号输出端口相连；
RS485总线第二监听部分的信号输入端口与驱动电路的信号输出端口相连；
功率主电路的电能输入端接单相市电；
所述FPGA采用EP4CE10F17C8芯片U22的H7～10、J7～10、B2、B15、C5、C12、D7、D10、E4、E13脚接GND，U22的G4、G13、K4、K13、M4、M13、N7、N10、P5、P12、R2、R15、E2、H16、H15脚接GND；
HT7550-1芯片VR1的Vin脚分别与电容C31、C32、C53、+5V相连，C31另一端分别与GND、C32另一端、C53另一端、VR1的GND脚、电容C33～38一端、电容C42一端、电容C45～49一端相连，电容C33另一端分别与VR1的Vout脚、C34～38另一端、电容C42另一端、电容C45～49另一端、+3.3V相连；
HT7550-1芯片VR2的Vin脚分别与电容C50一端、电容C51一端、电容C55一端、+3.3V相连，C50另一端分别与GND、电容C51另一端、电容C55另一端、VR2的GND脚、电容C52负极、电容C56一端相连，C52正极分别与VR2的Vout脚、C56另一端、+1.2V相连；
HT7550-1芯片VR3的Vin脚分别与电容C61～63一端、+5V相连，C61～63另一端分别与GND、VR3的GND脚、电容C65负极、电容C86一端、电容C88一端、电容C89一端、电容C93一端相连，C65正极分别与VR3的Vout脚、电容C86另一端、电容C88另一端、电容C89另一端、电容C93另一端、+2.5V相连；
SP3485芯片U65的1脚接B4，U65的2、3脚接D5，U65的4脚接D6；U65的5、6、7、8脚分别与GND、A、B、+3.3V对应相连，电阻R275分别与B、GND相连，电阻R2765分别与A、+3.3V相连。
2.根据权利要求1所述加热电源电路，其特征在于U22的L5脚接+2.5V，U22的N4脚接+1.2V，U22的F12脚接+2.5V，U22的D13脚接+1.2V，U22的E12、M5脚接GND；
U22的H4脚通过电阻R121分别与+2.5V、电阻R131一端...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。