包括层叠的半导体芯片的半导体封装及其制造方法技术

包括层叠的半导体芯片的半导体封装及其制造方法。一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，其通过着陆焊盘电连接到垂直互连器。

【技术实现步骤摘要】
包括层叠的半导体芯片的半导体封装及其制造方法
本公开总体上涉及半导体封装，更具体地，涉及一种包括层叠在其中的多个芯片的半导体封装。
技术介绍
电子产品需要在物理尺寸不断变小时处理大量的数据。因此，有必要增加这些电子产品中使用的半导体装置的集成度。然而，由于半导体集成技术的限制，无法仅通过单个半导体芯片满足所需功能。因此，需要制造具有嵌入在其中的多个半导体芯片的半导体封装。尽管半导体封装包括多个半导体芯片，但是基于要安装半导体封装的电子产品的要求，半导体封装需要具有指定的尺寸或比指定的尺寸小的尺寸。
技术实现思路
在实施方式中，一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，本文档来自技高网...

【技术保护点】
1.一种半导体封装，该半导体封装包括：/n芯片层叠物，该芯片层叠物包括在垂直方向上层叠的多个半导体芯片；/n多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；/n模制层，该模制层覆盖所述芯片层叠物和所述垂直互连器，同时暴露所述垂直互连器的第二端；/n多个着陆焊盘，多个所述着陆焊盘形成在所述模制层的一个表面上方以分别与所述垂直互连器的所述第二端接触，其中，多个所述着陆焊盘是导电的并且分别与所述垂直互连器的所述第一端交叠；以及/n封装再分布层，该封装再分布层通过所述着陆焊盘电连接到所述垂直互连器。/n

【技术特征摘要】
20191001 KR 10-2019-01215211.一种半导体封装，该半导体封装包括：
芯片层叠物，该芯片层叠物包括在垂直方向上层叠的多个半导体芯片；
多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；
模制层，该模制层覆盖所述芯片层叠物和所述垂直互连器，同时暴露所述垂直互连器的第二端；
多个着陆焊盘，多个所述着陆焊盘形成在所述模制层的一个表面上方以分别与所述垂直互连器的所述第二端接触，其中，多个所述着陆焊盘是导电的并且分别与所述垂直互连器的所述第一端交叠；以及
封装再分布层，该封装再分布层通过所述着陆焊盘电连接到所述垂直互连器。


2.根据权利要求1所述的半导体封装，其中，多个所述着陆焊盘的间距等于多个所述垂直互连器的所述第一端的间距。


3.根据权利要求1所述的半导体封装，其中，所述着陆焊盘的中心与所述垂直互连器的所述第一端的中心重合。


4.根据权利要求1所述的半导体封装，其中，所述垂直互连器的所述第二端的中心不与各个所述着陆焊盘的中心或所述垂直互连器的各个第一端的中心重合。


5.根据权利要求1所述的半导体封装，其中，所述着陆焊盘的宽度大于所述垂直互连器的宽度。


6.根据权利要求1所述的半导体封装，其中，各个所述半导体芯片包括连接到所述垂直互连器的所述第一端的焊盘，并且
所述着陆焊盘的宽度等于或大于所述焊盘的宽度。


7.根据权利要求1所述的半导体封装，其中，各个所述半导体芯片包括连接到所述垂直互连器的所述第一端的焊盘，
多个所述着陆焊盘的间距等于多个所述垂直互连器的所述第一端的间距和多个所述焊盘的间距，并且
所述着陆焊盘的宽度的值小于所述间距。


8.根据权利要求1所述的半导体封装，其中，所述封装再分布层包括：
第一再分布介电层，该第一再分布介电层形成在所述模制层的所述一个表面上以覆盖所述着陆焊盘，并且具有分别暴露所述着陆焊盘的多个开口；
多个再分布导电层，多个所述再分布导电层形成在所述第一再分布介电层上，并且各个所述再分布导电层包括具有相对小的宽度的线部分以及具有相对大的宽度并且与各个所述开口交叠的焊盘部分；以及
第二再分布介电层，该第二再分布介电层覆盖所述第一再分布介电层和所述再分布导电层。


9.根据权利要求8所述的半导体封装，其中，多个所述着陆焊盘的间距、多个所述焊盘部分的间距、多个所述垂直互连器的所述第一端的间距以及多个所述开口的间距彼此相等。


10.根据权利要求8所述的半导体封装，其中，选自所述着陆焊盘的中心、所述焊盘部分的中心、所述垂直互连器的所述第一端的中心和所述开口的中心中的至少两个彼此重合。


11.根据权利要求1所述的半导体封装，其中，所述垂直互连器的所述第二端的一部分接触各个所述着陆焊盘，并且
所述垂直互连器的所述第二端的所述部分的宽度是所述垂直互连器的宽度的至少2/3。


12.根据权利要求1所述的半导体封装，其中，所述垂直互连器包括接合引线。


13.根据权利要求8所述的半导体封装，其中，所述模制层的所述一个表面的粗糙度大于所述第一再分布介电层的面向所述再分布导电层的一个表面的粗糙度。


14.根据权利要求13所述的半导体封装，其中，所述着陆焊盘与所述模制层的所述一个表面直接接触，并且
所述再分布导电层与所述第一再分布介电层的所述一个表面直接接触。


15.根据权利要求1所述的半导体封装，其中，与所述芯片层叠物的所述多个半导体芯片中的最上半导体芯片连接的所述垂直互连器包括导电凸块，并且
其中，与所述最上半导体芯片以外的剩余半导体芯片连接的所述垂直互连器包括接合引线。


16.根据权利要求1所述的半导体封装，其中，所述多个半导体芯片包括相同的存储器芯片。


17.根据权利要求1所述的半导体封装，其中，所述多个半导体芯片中的每一个包括形成在面向所述封装再分布层的有效表面上的芯片焊盘，
其中，所述多个半导体芯片偏移层叠以暴露所述多个半导体芯片的芯片焊盘，并且
其中，所述垂直互连器的所述第一端连接到所述芯片焊盘。


18.根据权利要求17所述的半导体封装，其中，所述芯片焊盘形成在所述有效表面的一个边缘区域中，并且
其中，所述半导体芯片在远离所述一个边缘区域的方向上偏移层叠。


19.根据权利要求17所述的半导体封装，其中，所述多个半导体芯片包括在第一偏移方向上偏移层叠的多个第一半导体芯片以及在所述第一半导体芯片上方在与所述第一偏移方向相反的第二偏移方向上偏移层叠的多个第二半导体芯片。


20.根据权利要求19所述的半导体封装，其中，所述第一半导体芯片的所述芯片焊盘形成在所述有效表面的一个边缘区域中，
其中，所述第二半导体芯片的所述芯片焊盘形成在所述有效表面的与所述一个边缘区域相对的另一边缘区域中，
其中，所述第一半导体芯片在远离所述一个边缘区域的方向上偏移层叠，并且
其中，所述...

【专利技术属性】
技术研发人员：李采城，金钟薰，崔福奎，成基俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR