【技术实现步骤摘要】
半导体熔丝结构以及制造该半导体熔丝结构的方法
本公开整体涉及电子器件，并且更具体地讲，涉及半导体器件以及用于制造该半导体器件的方法。
技术介绍
电可编程熔丝(eFUSE)结构已用于半导体器件中，该半导体器件包括作为非易失性存储器设备中的一次性可编程(OTP)元件。其他应用已包括对模拟电路中的电阻器、电容器和其他分立部件的电路保护和微调。通常，eFUSE结构包括多晶硅/硅化物结构，并且电迁移效应已用于将熔丝结构的电阻从低电阻状态改变为高电阻状态。在该方法中，通过跨多晶硅/硅化物熔丝施加电压或电流控制的偏置来对eFUSE进行编程。多晶硅内的硅化物材料和掺杂物通过电子电流和热梯度从熔丝结构的一个区域迁移或移动到另一个区域，从而增加熔丝结构的电阻。在一些应用中，电阻的这种变化由集成在半导体器件内的感测电路监测。尽管eFUSE结构具有期望的特征部，诸如柔性编程和简化的感测电路，但现有eFUSE结构已具有影响其使用的问题。此类问题已包括高电阻偏移，该高电阻偏移已导致良率损失和可靠性问题。因此，期望具有熔丝结构和形成该熔丝结构的方...
【技术保护点】
1.一种半导体器件，所述半导体器件具有熔丝结构，所述半导体器件包括：/n半导体材料区域，所述半导体材料区域具有第一主表面；/n位于所述第一主表面上方的第一介电区域；/n位于所述第一介电区域的第一部分上方的第一熔丝端子；/n第二熔丝端子，所述第二熔丝端子位于所述第一介电区域的第二部分上方，并且与所述第一熔丝端子间隔开以提供间隙区域；/n熔丝主体，所述熔丝主体位于所述第一介电区域的第三部分上方，插置在所述第一熔丝端子与所述第二熔丝端子之间并且连接到所述第一熔丝端子和所述第二熔丝端子；和/n第一虚设结构，所述第一虚设结构位于所述熔丝主体的第一侧上的所述间隙区域中的所述第一介电区域...
【技术特征摘要】
20191002 US 62/909,479;20191105 US 16/674,7391.一种半导体器件，所述半导体器件具有熔丝结构，所述半导体器件包括：
半导体材料区域，所述半导体材料区域具有第一主表面；
位于所述第一主表面上方的第一介电区域；
位于所述第一介电区域的第一部分上方的第一熔丝端子；
第二熔丝端子，所述第二熔丝端子位于所述第一介电区域的第二部分上方，并且与所述第一熔丝端子间隔开以提供间隙区域；
熔丝主体，所述熔丝主体位于所述第一介电区域的第三部分上方，插置在所述第一熔丝端子与所述第二熔丝端子之间并且连接到所述第一熔丝端子和所述第二熔丝端子；和
第一虚设结构，所述第一虚设结构位于所述熔丝主体的第一侧上的所述间隙区域中的所述第一介电区域上方，所述第一虚设结构与所述熔丝主体、所述第一熔丝端子和所述第二熔丝端子间隔开并且电隔离。
2.根据权利要求1所述的器件，还包括：
位于所述熔丝主体和所述第一虚设结构上方的第二介电区域；和
位于所述间隙区域中的所述第二介电区域上方的第二虚设结构，所述第二虚设结构与所述熔丝主体重叠。
3.根据权利要求1所述的器件，还包括以下项中的一项或多项：
第二虚设结构，所述第二虚设结构位于所述熔丝主体的第二侧上的所述间隙区域中的所述第一介电区域上方，所述第二虚设结构与所述熔丝主体、所述第一熔丝端子和所述第二熔丝端子间隔开并且电隔离；或
浮动掺杂阱区，所述浮动掺杂阱区位于所述半导体材料区域中并与所述第一主表面相邻，其中所述熔丝主体和所述第一虚设结构位于所述浮动掺杂阱区上方。
4.根据权利要求1所述的器件，其中所述熔丝主体包括：
第一熔丝主体端，所述第一熔丝主体端连接到所述第一熔丝端子；
第二熔丝主体端，所述第二熔丝主体端连接到所述第二熔丝端子；
第一对扩口部分，所述第一对扩口部分设置在所述熔丝主体的靠近所述第一熔丝主体端的相对侧上，使得所述熔丝主体在靠近所述熔丝主体连接到所述第一熔丝端子的位置的平面图中变宽；和
第二对扩口部分，所述第二对扩口部分设置在所述熔丝主体的靠近所述第二熔丝主体端的相对侧上，使得所述熔丝主体在靠近所述熔丝主体连接到所述第二熔丝端子的位置的所述平面图中变宽。
5.根据权利要求1所述的器件，还包括：
第二介电区域，所述第二介电区域位于所述第一熔丝端子、所述熔丝主体和所述第二熔丝端子上方；
第一导电通孔，所述第一导电通孔设置在所述第一...
【专利技术属性】
技术研发人员：D·欧曼，J·W·霍尔，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。