用于高速SRAM的高可靠可编程复制位线时钟控制系统技术方案

本发明专利技术公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明专利技术克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。

【技术实现步骤摘要】
用于高速SRAM的高可靠可编程复制位线时钟控制系统
本专利技术属于数字集成电路设计
，尤其涉及一种用于高速SRAM的高可靠可编程复制位线时钟控制系统。
技术介绍
复制位线技术是高速SRAM实现精准读写时序控制的重要技术，在SRAM存储单元阵列边缘增加一列复制单元和放电单元，并通过放电单元进行放电来模拟存储单元阵列的读操作放电过程，起到了精准控制存储单元阵列的位线预充电、灵敏放大器开启的作用。可编程复制位线技术通过编程选择不同的放电通路对复制位线放电，实现不同工作环境下灵活控制复制位线的放电电流，在可配置范围内寻找灵敏放大器最优开启时间实现最快读取速度。在可编程复制位线结构中，一般采用读字线作为放电单元的字线开启和位线预充控制端。若读字线是电平信号，在每次读字线有效时，预充关闭，放电单元将持续放电直到读字线无效时才关闭放电管打开预充管，将位线预充至高电平，这种情况会产生不必要的功耗开销。若读字线是脉冲信号，读字线必须保证足够的脉宽以保证在所有编程范围内，复制位线均被充分放电至灵敏放大器使能打开，否则在最慢放电条件下会出现放电本文档来自技高网...

【技术保护点】
1.一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，包括：时钟控制电路、可编程复制位线和存储单元阵列；/n时钟控制电路，用于接收外部读字线控制信号RWL，根据外部读字线控制信号RWL产生字线选通信号SWL；以及，接收可编程复制位线输出的复制位线电位RBL，根据复制位线电位RBL，产生灵敏放大器使能信号SAE；其中，当外部读字线控制信号RWL无效时，产生低电平的字线选通信号SWL；当外部读字线控制信号RWL由无效转为有效时，产生高电平的字线选通信号SWL；/n可编程复制位线，用于接收时钟控制电路输出的字线选通信号SWL，根据字线选通信号SWL对可编程复制位线中的预充管和放电单...

【技术特征摘要】
1.一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，包括：时钟控制电路、可编程复制位线和存储单元阵列；
时钟控制电路，用于接收外部读字线控制信号RWL，根据外部读字线控制信号RWL产生字线选通信号SWL；以及，接收可编程复制位线输出的复制位线电位RBL，根据复制位线电位RBL，产生灵敏放大器使能信号SAE；其中，当外部读字线控制信号RWL无效时，产生低电平的字线选通信号SWL；当外部读字线控制信号RWL由无效转为有效时，产生高电平的字线选通信号SWL；
可编程复制位线，用于接收时钟控制电路输出的字线选通信号SWL，根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制；并输出实时的复制位线电位RBL；其中，当接收到的字线选通信号SWL为低电平时，控制放电单元停止放电，同时控制预充管对放电单元进行预充，直至复制位线电位RBL满足预设电位；当接收到的字线选通信号SWL为高电平时，控制预充管关闭，同时控制放电单元进行放电，直至可编程复制位线输出的复制位线电位RBL满足预设电位；
存储单元阵列，用于根据时钟控制电路输出的灵敏放大器使能信号SAE，进行读操作。


2.根据权利要求1所述的用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，时钟控制电路，包括：边沿检测电路(100)、预充恢复电路(200)和反馈控制逻辑电路(300)；
边沿检测电路(100)，用于接收外部读字线控制信号RWL，检测外部读字线控制信号RWL有效跳变沿，并输出脉冲信号REN；
预充恢复电路(200)，用于接收边沿检测电路(100)输出的脉冲信号REN和反馈控制逻辑电路(300)输出的预充使能反馈信号PCHRGEN，产生字线选通信号SWL；
反馈控制逻辑电路(300)，用于接收可编程复制位线输出的复制位线电位RBL和预充恢复电路(200)输出的字线选通信号SWL；根据复制位线电位RBL，产生灵敏放大器使能信号SAE，将灵敏放大器使能信号SAE输出至存储单元阵列；根据灵敏放大器使能信号SAE和字线选通信号SWL，产生预充使能反馈信号PCHRGEN，将预充使能反馈信号PCHRGEN输出至预充恢复电路(200)。


3.根据权利要求2所述的用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，边沿检测电路(100)，包括：第一反相器(101)和第一或门(102)；
第一反相器(101)，用于接收外部读字线控制信号RWL，得到一个延迟后的RWL反信号；其中，第一反相器电路(101)的输出端连接第一或门(102)的第二输入端；
第一或门(102)，用于对外部读字线控制信号RWL和延迟后的RWL反信号进行或运算，在外部读字线控制信号RWL的下降沿产生一次负脉冲信号REN-，并输出；其中，第一或门(102)的第一输入端接收外部读字线控制信号RWL；第一或门(102)的第二输入端与第一反相器电路(101)的输出端连接，接收第一反相器电路(101)输出的延迟后的RWL反信号；第一或门(102)的输出端连接至预充恢复电路(200)。


4.根据权利要求3所述的用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，预充恢复电路(200)，包括：第一与非门(201)和第二与非门(202)；
第一与非门(201)的第一输入端与第一或门(102)的输出端连接，接收第一或门(102)输出的负脉冲信号REN-；第一与非门(201)的第二输入端与第二与非门(202)的输出端连接；第一与非门(201)的输出端连接第二与非门(202)的第一输入端，并作为预充恢复电路(200)的输出端连接至反馈控制逻辑电路(300)和预充管(400)；
第二与非门(202)的第一输入端与第一与非门(201)的输出端连接；第二与非门(202)的第二输入端与反馈控制逻辑电路(300)的输出端连接，接收反馈控制逻辑电路(300)输出的预充使能反馈信号PCHRGEN；第二与非门(202)的输出端与第一与非门(201)的第二输入端连接。


5.根据权利要求4所述的用于高速SRAM的高可靠可编程复制位线时钟控制系统，其特征在于，反馈控制逻辑电路(300)，包括：第二反相器(301)和第三与非门(302)；
第二反相器(301)，用于接收可编程复制位线输出的复制位线电位RBL，根据复制位线电位RBL产生灵敏放大器使能信号SAE，并输出；其中，第二反相器(301)的输出端输出灵敏放大器使能信号SAE，同时连接...

【专利技术属性】
技术研发人员：胡春艳，陆时进，陈雷，李建成，马浩，刘琳，任荣康，刘晨静，赵佳，刘劭璠，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11